差分对的典型接线图 上面使用到的连接方式以及器件的取值取决于参考设计方案的使用，标准不尽一致，需要看数据手册厂商的要求，以上只是一个简单的参考图。

•使磁性模块（网络变压器）和RJ-45插孔之间的走线尽可能短 - 它们的长度应小于25毫米（1英寸），并且它们的差分阻抗应保持在100 欧姆。走线不允许更改过孔或图层。将RJ-45插孔与磁性模块集成的模块是首选。 •Tx + / Tx-和Rx + / Rx-走线应尽可能短（小于25 mm或1“）。如果绝对需要更长的迹线，则最大长度限制为75 mm（3“）。 Tx + / Tx-和Rx + / Rx-的差分特性阻抗必须为100Ω。 •将每个Tx + / Tx-和Rx + / Rx-对布线在一起，使用0.25 mm（0.01“）走线将它们的间距保持在0.25 mm（0.01”）以下。保持Tx + / Tx-和Rx + / Rx-走线长度尽可能相等。 •Tx + / Tx-和Rx + / Rx-差分对之间的间距必须至少为0.5 mm（0.02“）。最好将它们与地平面分开，减小串扰。 •避免使用任何非车载电线组件。如果需要电线组件，请使用双绞线进行连接， Tx + / Tx-和Rx + / Rx-，并保持其长度尽可能短，不超过75毫米（3“）。 •切勿使用直角轨迹 - 在轨迹中使用45°角或曲线。 •迹线宽度不应变化。 •在线路终端电路中使用精密组件（1％或更高）。 •确保电源调节良好（3.3 V DC±5％）。

走线阻抗受许多因素的影响，例如走线宽度，铜线厚度，PCB材料，PCB堆叠规格以及差分对之间的间距。 一些网站包含PCB阻抗计算工具。 Saturn PCB Design，Inc。（www.saturnpcb.com） 或者另请自行百度“si9000”，然后安装使用就行。 当我们设计完成后，交给PCB设计厂商时，生产厂商会使用TDR来进行阻抗测试，那样的结果更准，也会微调我们的走线，比如线宽、线长、和包地距离等。

大多数PHY将其LED引脚作为复位输入进行采样，以设置内部PHY地址，然后再将其重新分配为输出。此时需要注意初始上下拉电阻的配置。 另外网口的LED等用来指示网络不同的连接状态，正常标准下。绿灯表示网络端口已经连接，即就是物理连接已经建立；黄灯表示数据联通。黄灯闪烁则表示数据在交换中。我们一般会在网口灯上串联电阻来限流，电阻靠近CPU一侧连接，但是要放置在端口处。另为了应对EMI问题，也会增加一颗电容，电容请靠近CPU放置，因为EMI问题一般是CPU输出导致的。

输出调整指的是实际我们板子回来做网口一致性测试时的数据可能不过，此时对应的网口眼图可能不合格，对此不改PCB板一般有以下三种方法： 1、调整寄存器值，更改输出驱动能力； 2、调整网口差分线上预留的小电阻，更改驱动能力； 3、调整CPU侧的外置采样电阻，来硬件调整参考电压，进而调整驱动。

http://ftp1.digi.com/support/documentation/022-0137_F.pdf