硬件接口之网口介绍与布线(包括以太网协议) |
您所在的位置:网站首页 › 以太网是什么意思需要连接吗 › 硬件接口之网口介绍与布线(包括以太网协议) |
转自 专治pcb疑难杂症 网口设计时布局布线要怎么处理?为什么变压器要掏空隔离?为什么网口中心抽头的电容要尽可能短?网口的组成是什么? PCB设计中,掌握信号流和电源树是非常重要的,你要知道信号从哪里来,到哪里去;电源从哪里进从哪里出,给哪些器件用? 网口的组成以太网大家应该都很熟悉:有网口,变压器,PHY芯片,主芯片等构成,当然还有一种找不到变压器的情况,那可能就是集成了。 第一种: 关于这个PHY和MAC还是杨医生觉得还是要解释下: 以太网接口可分为协议层和物理层。 协议层是由一个叫MAC(Media Access Layer,媒体访问层)控制器的单一模块实现。 物理层由两部分组成,即PHY(Physical Layer,物理层)和传输器。 例如我们常见的网卡芯片都是把MAC和PHY集成在一个芯片中,但目前很多主板的南桥芯片已包含了以太网MAC控制功能,只是未提供物理层接口,因此,需外接PHY芯片以提供以太网的接入通道。 接下来就是认识网口传输的信号。网口我们现在常见的有百兆网口,千兆网口两种,细心的设计者会发现百兆网口是只有两对差分的,一对收,一对发;但是千兆网口往往有四对差分,两对收,两对发。这里的差分信号就是TX,RX。 从PHY到主芯片的信号我们也可以大致了解,PHY芯品通过不同的接口(SI/MII/GMII)配合不同的晶振(时钟)进行信号的传输。For example: 1,首先看RJ45,一般都是定位器件, 靠近板边放置。这个是常规布局,根据结构要求来放置即可。 2,RJ45和变压器之间的距离尽可能的短,器件布局的原则是通常按照信号流向放置,切不可绕来绕去;建议长度小于1000mil。 3,网口变压器的放置方向位置初次级需要完全隔离开来。 4,变压器初级端由电容电阻组成的电路是专用的bob smith电路,需要靠近放置。 **bob smith电路作用:**通过一个网络变压器+Bob Smith匹配,其作用网络变压器主要有信号传输、阻抗匹配、网络变压器主要有信号传输、阻抗匹配、波形修复、信号杂波抑制和高电压隔离等作用。而Bob Smith 电路的作用是为了改善端口EMC的差模,共模阻抗匹配的端接处理方式。这种电路能有效的滤除共模干扰,该电路可以降低10dB左右的EMI衰减。 5,变压器次级端中心抽头对地的滤波电容要尽量靠近变压器管脚,保证引线最短,分布电感最小; 6,PHY芯片模块的方向最好正对着变压器,尽可能靠近的放置,以保持接口芯片固有的A/D隔离,另外路径的最短话可以做到平衡走线,减少干扰信号向板内耦合。 7,Phy芯片中的晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围。 接着我们来看看布线上的问题:1,关于网口变压器两端的GND处理,常规是净空,即网口部分所有层挖空,变压器下方挖空。 变压器的两边做割地处理:即RJ45连接座和变压器的次级线圈用单独的隔离地,隔离区域100mil以上,且在这个隔离区域下没有电源和地层存在。 反正核心原理就是:做好隔离,避免耦合!毕竟外来的还是不干净的。 2,另外一个最优先处理的信号:差分信号。 其一,以太网的信号线是以差分对(Rx±、Tx±)的形式存在,差分线具有很强共模抑制能力,抗干扰能力强;尽量保持差分对平行、等长、短距,避免过孔、交叉。 其二,初级的网口差分信号可适当加粗抗干扰,无需控制阻抗。但次级端需要需对Rx±、Tx±差分对进行阻抗控制,通常阻抗控制在100Ω±10%。 其三,做对内等长,由于管脚分布、过孔、以及走线空间等因素存在使得差分线长度不匹配,时序会发生偏移,还会引入共模干扰,降低信号质量。相应的要对差分对不匹配的情况作出补偿,使其线长匹配,长度差通常控制在5mil以内,补偿原则是哪里出现长度差补偿哪里; 其四, 附近不要有其他高速信号线,做好间距要求,提高抗干扰能力。 3,PHY芯片到MAC芯片的信号做组间等长处理,参考时钟,控制范围可在±50mil。 具体哪些信号需要控等长,请参考之前疑难杂症。、点击进入: 4,其他如电容放置fanout,晶振电路设计,灯信号处理等等,按常规要求处理好。 其他一些相关问题答疑:1、中间抽头为什么有些接电源?有些接地? 这个主要是与使用的PHY芯片UTP口驱动类型决定的,这种驱动类型有两种,电压驱动和电流驱动。电压驱动的就要接电源;电流驱动的就直接接个电容到地即可!所以对于不同的芯片,中心抽头的接法,与PHY是有密切关系的,具体还要参看芯片的datasheet和参考设计了。为什么接电源时,又接不同的电压呢?这个也是所使用的PHY芯片资料里规定的UTP端口电平决定的。决定的什么电平,就得接相应的电压了。即如果是2.5v的就上拉到2.5v,如果是3.3v的就上拉到3.3v。 2,空间不足,变压器是否可以不接?接了为什么要掏空? 从理论上来说,是可以不需要接变压器,直接接到RJ45上,也许能正常工作的。但是传输距离就很受限制,而且当接到不同电平网口时,也会有影响。而且外部对芯片的干扰也很大。当接了网络变压器后,它主要用于信号电平耦合。其一,可以增强信号,使其传输距离更远;其二,使芯片端与外部隔离,抗干扰能力大大增强,而且对芯片增加了很大的保护作用(如雷击);其三,当接到不同电平(如有的PHY芯片是2.5V,有的PHY芯片是3.3V)的网口时,不会对彼此设备造成影响。至于掏空的原因是为了防止变压器转换的时候影响下面的电源和地。 MAC和PHY结构从硬件角度来看以太网是由CPU,MAC,PHY三部分组成的,如下图示意: 上图中DMA集成在CPU,CPU,MAC,PHY并不是集成在同一个芯片内,由于PHY包含大量模拟器件,而MAC是典型的数字电路,考虑到芯片面积及模拟/数字混合架构的原因,将MAC集成进CPU而将PHY留在片外,这种结构是最常见的。 下图是网络接口内部结构图,虚框表示CPU,MAC集成在CPU中,PHY芯片通过MII接口与CPU上的MAC连接: MAC(Media Access Control) 即媒体访问控制层协议。MAC由硬件控制器及MAC通信协议构成。该协议位于OSI七层协议中数据链路层的下半部分,主要负责控制与连接物理层的物理介质。MAC硬件框图如下图所示: PHY(Physical Layer)是IEEE802.3中定义的一个标准模块,STA(Station Management Entity,管理实体,一般为MAC或CPU)通过MIIM(MII Manage Interface)对PHY的行为、状态进行管理和控制,而具体管理和控制动作是通过读写PHY内部的寄存器实现的。PHY的基本结构如下图: PHY寄存器的地址空间为5位,从0到31最多可以定义32个寄存器(随着芯片功能不断增加,很多PHY芯片采用分页技术来扩展地址空间以定义更多的寄存器),IEEE802.3定义了地址为0-15这16个寄存器的功能,地址16-31的寄存器留给芯片制造商自由定义,如下表所示: 上图B和E表示在特定接口下,寄存器是基本的还是扩展的。例如:MII接口下只有0和1寄存器是基本的,其它的是扩展的。所为扩展是指留给IEEE以后的扩展特性用,不是给PHY厂商的扩展,PHY厂商自定义的只能是16~31号寄存器 。 在IEEE标准文档及某些PHY手册中,某寄存器的比特(bit)用X.y表示,如0.15表示第0寄存器的第15位。 MII MII(Media Independent interface)即介质无关接口,它是IEEE-802.3定义的行业标准,是MAC与PHY之间的接口。MII数据接口包含16个信号和2个管理接口信号,如下图所示: RMII(Reduced Media Independant Interface),精简MII接口,节省了一半的数据线。RMII收发使用2位数据进行传输,收发时钟均采用50MHz时钟源。信号定义如下: SMII(Serial Media Independant Interface),串行MII接口。它包括TXD,RXD,SYNC三个信号线,共用一个时钟信号,此时钟信号是125MHz,信号线与此时钟同步。信号定义如下: GMII(Gigabit Media Independant Interface),千兆MII接口。GMII采用8位接口数据,工作时钟125MHz,因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。GMII接口数据结构符合IEEE以太网标准,该接口定义见IEEE 802.3-2000。信号定义如下: RGMII(Reduced Gigabit Media Independant Interface),精简GMII接口。相对于GMII相比,RGMII具有如下特征: 发送/接收数据线由8条改为4条TX_ER和TX_EN复用,通过TX_CTL传送RX_ER与RX_DV复用,通过RX_CTL传送1 Gbit/s速率下,时钟频率为125MHz100 Mbit/s速率下,时钟频率为25MHz10 Mbit/s速率下,时钟频率为2.5MHz信号定义如下:
|
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |