[FPGA] 1、开发板使用和引脚连接 |
您所在的位置:网站首页 › 中秋国庆同一天怎么表达 › [FPGA] 1、开发板使用和引脚连接 |
目录 1、注意事项 2、设备简介 3、引脚分配
注意事项 ① 插拔下载线时必须断电 ② Quartus II 软件和 NIOS 软件的版本必须一致并安装在同一个目录下面安装目录不要有中文和空格。 ③ 工程未使用到的 IO 请设置为三态。 ④ 要用quartusII不要用64位的那个启动否则就报XXXX不支持。
设备简介 ① 主芯片采用 ALTERA 公司最新四代 FPGA CycloneIV 系列 EP4CE6E22C8N ② 板载 EPCS4N/EPCS16 大容量串行配置芯片支持 JTAG/AS 模式 ③ 板载 64MbitSDRAM,支持 SOPCNIOSII 开发 ④ 板载 50MHz 有源晶振提供系统工作主时钟 ⑤ 采用 1117-3.3V 稳压芯片提供 3.3V 电压输出 ⑥ 采用 1117-1.2V 稳压芯片提供 FPGA 内核电压 ⑦ 采用 1117-2.5V 稳压芯片提供 PLL 电压 ⑧ JTAG 下载接口对应下载的文件是.SOF速度快平常学习推荐使用此接口 ⑨ AS 下载接口对应下载的文件是.POF速度较慢需要固化程序时使用
引脚分配 复位按键RESET 25 数码管接口 FPGA引脚号 SDRAM接口 FPGA引脚号 全局时钟FPGA_CLK 23 DIG1 133 S DQ0 28 DIG2 135 S DQ1 30 独立按键 FPGA引脚号 DIG3 136 S DQ2 31 KEY1 88 DIG4 137 S DQ3 32 KEY2 |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |