1.  I/O有哪些编址方式？各有何特点？

解：常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立编址。

    特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。

 I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。

2. 简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？

答： CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为：

    直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。

    同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。

    异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。

6. 字符显示器的接口电路中配有缓冲存储器和只读存储器，各有何作用？

解：显示缓冲存储器的作用是支持屏幕扫描时的反复刷新；只读存储器作为字符发生器使用，他起着将字符的ASCII码转换为字形点阵信息的作用。

8. 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为1位起始位、7位数据位、1位校验位和1位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？ 解：480×10=4800位/秒=4800波特

波特——是数据传送速率波特率的单位。

13. 说明中断向量地址和入口地址的区别和联系。

解：中断向量地址和入口地址的区别：

    向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。

    中断向量地址和入口地址的联系：

    中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。 (两种方法：在向量地址所指单元内放一条JMP指令；主存中设向量地址表。参考8.4.3）

14. 在什么条件下，I/O设备可以向CPU提出中断请求？

解：I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。

15. 什么是中断允许触发器？它有何作用？

解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。

16. 在什么条件和什么时间，CPU可以响应I/O的中断请求？

解：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。

26. 什么是多重中断？实现多重中断的必要条件是什么？

解：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。

实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。

28. CPU对DMA请求和中断请求的响应时间是否一样？为什么？

解： CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求。响应中断请求是在每条指令执行周期结束的时刻，而响应DMA请求是在存取周期结束的时刻。

中断方式是程序切换，而程序又是由指令组成，所以必须在一条指令执行完毕才能响应中断请求，而且CPU只有在每条指令执行周期结束的时刻才发出查询信号，以获取中断请求信号，若此时条件满足，便能响应中断请求。

DMA请求是由DMA接口根据设备的工作状态向CPU申请占用总线，此时只要总线未被CPU占用，即可立即响应DMA请求；若总线正被CPU占用，则必须等待该存取周期结束时，CPU才交出总线的使用权。

30. DMA的工作方式中，CPU暂停方式和周期挪用方式的数据传送流程有何不同？画图说明。

解：两种DMA方式的工作流程见如下，其主要区别在于传送阶段，现行程序是否完全停止访存。

停止CPU访存方式的DMA工作流程如下：

现行程序             CPU             DMAC             I/O                            CPU             DMAC            I/O                              B                   C                  D 周期窃取方式的DMA工作流程如下： 现行程序             CPU             DMAC             I/O                            CPU             DMAC            I/O                               B                    C                 D

4 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。         -13/64，29/128，100，-87

解：真值与不同机器码对应关系如下：

真值

-13/64

29/128

100

-87

二进制

-0.001101

0.0011101

1100100

-1010111

原码

1.001 1010

0.001 1101

0110 0100

1101 0111

补码

1.1100110

0.001 1101

0110 0100

10101001

反码

1.1100101

0.001 1101

0110 0100

10101000

5. 已知[x]补，求[x]原和x。

     [x1]补=1.1100;  [x2]补=1.1001;  [x3]补=0.1110;  [x4]补=1.0000;

 [x5]补=1,0101;  [x6]补=1,1100;  [x7]补=0,0111;  [x8]补=1,0000;

解：[x]补与[x]原、x的对应关系如下：

[x]补

1.1100

1.1001

0.1110

1.0000

1,0101

1,1100

0,0111

1,0000

[x]原

1.0100

1.0111

0.1110

无

1,1011

1,0100

0,0111

无

X

-0.0100

-0.0111

0.1110

-1

-1011

-100

0,0111

-10000

9. 当十六进制数9B和FF分别表示为原码、补码、反码、移码和无符号数时，所对应的十进制数各为多少（设机器数采用一位符号位）？

解：真值和机器数的对应关系如下：

9BH

原码

补码

反码

移码

无符号数

对应十进制数

-27

-101

-100

+27

155

FFH

原码

补码

反码

移码

无符号数

对应十进制数

-128

-1

-0

+128

256

10. 在整数定点机中，设机器数采用1位符号位，写出±0的原码、补码、反码和移码，得出什么结论？

解：0的机器数形式如下：（假定机器数共8位，含1位符号位在内）

真值

原码

补码

反码

移码

+0

0 000 0000

0 000 0000

0 000 0000

1 000 0000

-0

1 000 0000

0 000 0000

1 111 1111

1 000 0000

结论：0的原码和反码分别有+0和-0两种形式，补码和移码只有一种形式，且补码和移码数值位相同，符号位相反。

11. 已知机器数字长为4位（含1位符号位），写出整数定点机和小数定点机中原码、补码和反码的全部形式，并注明其对应的十进制真值。

整数定点机

小数定点机

原码

补码

反码

真值

原码

补码

反码

真值

0,000

0,000

0,000

+0

0.000

0.000

0.000

+0

0,001

0,001

0,001

1

0.001

0.001

0.001

0.125

0,010

0,010

0,010

2

0.010

0.010

0.010

0.250

0,011

0,011

0,011

3

0.011

0.011

0.011

0.375

0,100

0,100

0,100

4

0.100

0.100

0.100

0.500

0,101

0,101

0,101

5

0.101

0.101

0.101

0.625

0,110

0,110

0,110

6

0.110

0.110

0.110

0.750

0,111

0,111

0,111

7

0.111

0.111

0.111

0.875

1,000

0,000

1,111

-0

1.000

0.000

1.111

-0

1,001

1,111

1,110

-1

1.001

1.111

1.110

-0.125

1,010

1,110

1,101

-2

1.010

1.110

1.101

-0.250

1,011

1,101

1,100

-3

1.011

1.101

1.100

-0.375

1,100

1,100

1,011

-4

1.100

1.100

1.011

-0.500

1,101

1,011

1,010

-5

1.101

1.011

1.010

-0.625

1,110

1,010

1,001

-6

1.110

1.010

1.001

-0.750

1,111

1,001

1,000

-7

1.111

1.001

1.000

-0.875

无

1,000

无

-8

无

1.000

无

-1

12. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出51/128、-27/1024、7.375、-86.5所对应的机器数。要求如下：

（1）阶码和尾数均为原码。

（2）阶码和尾数均为补码。

（3）阶码为移码，尾数为补码。    

解：据题意画出该浮点数的格式：

阶符1位

阶码4位

数符1位

尾数10位

      将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2-1 * 0.110 011B

   x2= -27/1024= -0.0000011011B = 2-5*(-0.11011B）

   x3=7.375=111.011B=23*0.111011B

x4=-86.5=-1010110.1B=27*(-0.10101101B)

则以上各数的浮点规格化数为：

（1）[x1]浮=1，0001；0.110 011 000 0

     [x2]浮=1，0101；1.110 110 000 0

     [x3]浮=0，0011；0.111 011 000 0

     [x4]浮=0，0111；1.101 011 010 0

（2）[x1]浮=1，1111；0.110 011 000 0

     [x2]浮=1，1011；1.001 010 000 0

     [x3]浮=0，0011；0.111 011 000 0

     [x4]浮=0，0111；1.010 100 110 0

（3）[x1]浮=0，1111；0.110 011 000 0

     [x2]浮=0，1011；1.001 010 000 0

     [x3]浮=1，0011；0.111 011 000 0

         [x4]浮=1，0111；1.010 100 110 0

14. 设浮点数字长为32位，欲表示±6万间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？

解：若要保证数的最大精度，应取阶码的基值=2。

     若要表示±6万间的十进制数，由于32768（215）< 6万 0，应Ey向Ex对齐，则：

[Ey]补+1=00，100+00，001=00，101=[Ex]补

[y]补=0，101；1.111 000（1）

2）尾数运算：

  [Mx]补+[My]补= 11.011011+ 11.111000（1）= 11.010011（1）

  [Mx]补+[-My]补= 11.011011+ 00.000111（1）= 11.100010（1）

3）结果规格化：

   [x+y]补=00，101；11.010 011（1），已是规格化数

   [x-y]补=00，101；11.100 010（1）=00，100；11.000 101 （尾数左规1次，阶码减1）

4）舍入：

[x+y]补=00，101；11.010 011（舍）

[x-y]补 不变

5）溢出：无

则：x+y=2101×（-0.101 101）

x-y =2100×（-0.111 011）

答：零地址指令的操作数来自ACC，为隐含约定

答：对于二地址指令而言，操作数的物理地址可安排在寄存器内、指令中或内存单元内等。

8. 某机指令字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址、一地址和二地址三种格式。若零地址指令有M条，一地址指令有N种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？

解：1）若采用定长操作码时，二地址指令格式如下：

OP（4位）

A1（6位）

A2（6位）

设二地址指令有K种，则：K=24-M-N

当M=1（最小值），N=1（最小值）时，二地址指令最多有：Kmax=16-1-1=14种

2）若采用变长操作码时，二地址指令格式仍如1）所示，但操作码长度可随地址码的个数而变。此时，K= 24 -（N/26 + M/212 ）；

当（N/26 + M/212 ）£1时（N/26 + M/212 向上取整），K最大，则二地址指令最多有：

Kmax=16-1=15种（只留一种编码作扩展标志用。）

16. 某机主存容量为4M´16位，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式，试回答：（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围；

（3）一次间址和多次间址的寻址范围；

（4）立即数的范围（十进制表示）；

（5）相对寻址的位移量（十进制表示）；

（6）上述六种寻址方式的指令哪一种执行时间最短？哪一种最长？为什么？哪一种便于程序浮动？哪一种最适合处理数组问题？

（7）如何修改指令格式，使指令的寻址范围可扩大到4M？

（8）为使一条转移指令能转移到主存的任一位置，可采取什么措施？简要说明之。

解：（1）单字长一地址指令格式：

OP（7位）

M（3位）

A（6位）

         OP为操作码字段，共7位，可反映108种操作；

         M为寻址方式字段，共3位，可反映6种寻址操作；

         A为地址码字段，共16-7-3=6位。

（2）直接寻址的最大范围为26=64。

（3）由于存储字长为16位，故一次间址的寻址范围为216；若多次间址，需用存储字的最高位来区别是否继续间接寻址，故寻址范围为215。

（4）立即数的范围为-32——31（有符号数），或0——63（无符号数）。

（5）相对寻址的位移量为-32——31。

（6）上述六种寻址方式中，因立即数由指令直接给出，故立即寻址的指令执行时间最短。间接寻址在指令的执行阶段要多次访存(一次间接寻址要两次访存，多次间接寻址要多次访存)，故执行时间最长。变址寻址由于变址寄存器的内容由用户给定，而且在程序的执行过程中允许用户修改，而其形式地址始终不变，故变址寻址的指令便于用户编制处理数组问题的程序。相对寻址操作数的有效地址只与当前指令地址相差一定的位移量，与直接寻址相比，更有利于程序浮动。

（7）方案一：为使指令寻址范围可扩大到4M，需要有效地址22位，此时可将单字长一地址指令的格式改为双字长，如下图示：

OP（7位）

MOD（3位）

A（高6位）

A（低16位）

方案二：如果仍采用单字长指令（16位）格式，为使指令寻址范围扩大到4M，可通过段寻址方案实现。安排如下：

硬件设段寄存器DS（16位），用来存放段地址。在完成指令寻址方式所规定的寻址操作后，得有效地址EA（6位），再由硬件自动完成段寻址，最后得22位物理地址。 即：物理地址=（DS）´26 + EA

注：段寻址方式由硬件隐含实现。在编程指定的寻址过程完成、EA产生之后由硬件自动完成，对用户是透明的。

方案三：在采用单字长指令（16位）格式时，还可通过页面寻址方案使指令寻址范围扩大到4M。安排如下：

硬件设页面寄存器PR（16位），用来存放页面地址。指令寻址方式中增设页面寻址。当需要使指令寻址范围扩大到4M时，编程选择页面寻址方式，则：EA =（PR）‖A （有效地址=页面地址“拼接”6位形式地址），这样得到22位有效地址。

（8）为使一条转移指令能转移到主存的任一位置，寻址范围须达到4M，除了采用(7) 方案一中的双字长一地址指令的格式外，还可配置22位的基址寄存器或22位的变址寄存器，使EA = (BR) + A （BR为22位的基址寄存器)或EA =（IX）+ A(IX为22位的变址寄存器)，便可访问4M存储空间。还可以通过16位的基址寄存器左移6位再和形式地址A相加，也可达到同样的效果。

总之，不论采取何种方式，最终得到的实际地址应是22位。

1. CPU有哪些功能？画出其结构框图并简要说明各个部件的作用。

答：参考P328和图8.2。

2. 什么是指令周期？指令周期是否有一个固定值？为什么？

解：指令周期是指取出并执行完一条指令所需的时间。

由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。

17. 在中断系统中INTR、INT、EINT三个触发器各有何作用？

解：INTR——中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号。

EINT——中断允许触发器，CPU中的中断总开关。当EINT=1时，表示允许中断（开中断），当EINT=0时，表示禁止中断（关中断）。其状态可由开、关中断等指令设置。

INT——中断标记触发器，控制器时序系统中周期状态分配电路的一部分，表示中断周期标记。当INT=1时，进入中断周期，执行中断隐指令的操作。

24. 现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断服务程序的执行时间为20µs，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。

解：A、B、C、D的响优先级即处理优先级。CPU执行程序的轨迹图如下：

25. 某机有五个中断源L0、L1、L2、 L3、L4，按中断响应的优先次序由高向低排序为L0® L1®L2®L3®L4，根据下示格式，现要求中断处理次序改为L1®L4®L2®L0®L3，根据下面的格式，写出各中断源的屏蔽字。

解：各中断源屏蔽状态见下表：

中断源

屏蔽字

0

1

2

3

4

I0

1

0

0

1

0

I1

1

1

1

1

1

I2

1

0

1

1

0

I3

0

0

0

1

0

I4

1

0

1

1

1

表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。

26. 设某机配有A、B、C三台设备，其优先顺序按A®B®C降序排列，为改变中断处理次序，它们的中断屏蔽字设置如下：

设备

屏蔽字

A

111

B

010

C

011

   请按下图所示时间轴给出的设备请求中断的时刻，画出CPU执行程序的轨迹。设A、B、C中断服务程序的执行时间均为20m s。

解：A、B、C设备的响应优先级为A最高、B次之、C最低，处理优先级为A最高、C次之、B最低。CPU执行程序的轨迹图如下：