三角波生成回路の作成 |
您所在的位置:网站首页 › 三角波生成 › 三角波生成回路の作成 |
はじめに
電子工作初学者の備忘録です。本記事ではLTspiceによるシミュレーションと実際の回路制作を通じて三角波生成回路への理解を深めていきます。 三角波生成回路は積分回路とヒステリシスコンパレータの組み合わせで実現できます。記事の前半で積分回路、ヒステリシスコンパレータの説明を、後半で三角波生成回路の説明と実装を行います。
交流成分と直流成分の境界は式(2)のカットオフ周波数が目安になります。 f_{c} = \frac{1}{2\pi R_{2}C_{1}} \tag{2} 入力信号の周波数をf_{0}とすると f_0 \gg f_c: 交流信号(積分回路として動作) f_0 \ll f_c: 直流信号(反転増幅回路として動作)続いて、シャント抵抗が出力電圧に与える影響について考えます。図2の回路の伝達関数は式(3) のように表されます。 -\frac{1}{R_1} \times \frac{1}{\frac{1}{R_2} + sC_1} \tag{3} 式(3) より、シャント抵抗の影響のある1/R_2の項はsC_1よりも十分小さければ無視できる、そうでなければ無視できないということがわかります。あくまで目安ですが、R_2はR_1の10倍程度にすれば、出力電圧への影響は無視できることが多いです。 素子の値の決め方R_1、R_2、C_1の値の決め方を、振幅1.5V、100kHzの方形波交流信号を積分回路で三角波に変換する回路を例に紹介します。 はじめに、出力電圧のゲインV_{out}/V_{in}を決めます。入力信号と同じレベルにするためにはV_{out}/V_{in}=2なります。(三角波のV_{out}はピークtoピークであるため) 続いて、V_{out}/V_{in}と積分時間からR_1とC_1の値を決めます。 積分時間は周期の1/2であるため、 \frac{T}{2} = \frac{1}{2} \cdot \frac{1}{f} = \frac{1}{2} \cdot \frac{1}{100 \times 10^3}=5\mu s よって、 C_{1}R_{1} = \frac{V_{in}}{V_{out}} \cdot \frac{T}{2} = 2.5 \times 10^{-6} C_1の容量を220pFに決めると、R1は11.4kΩ、大体12kΩとなります。R_2はR_1の10倍程度を目安にして100kΩとします。 シミュレーション
図3は以下の条件で積分回路のシミュレーションした結果です。 オペアンプ TL082 電源電圧:+3/-3 出力飽和電圧:+1.5/-1.5 入力信号(方形波): 周期:10us、 振幅:+1.5V、-1.5V 素子 R_1:12kΩ R_2:120kΩ C_1:220pF ヒステリシスコンパレータ ヒステリシスコンパレータ
図5は以下の条件でヒステリシスコンパレータのシミュレーションを行った結果です。 オペアンプ TL082 電源電圧:+3/-3 出力飽和電圧:+1.5/-1.5 入力信号(方形波): 周期:1ms、 振幅:+1.5V、-1.5V 素子 R_1:5.1kΩ R_2:10kΩ上記の抵抗値より、v_{out}がV_{opmax}からV_{opmin}に反転する際の反転閾値V_{h1}は V_{h1} = - \frac{5.1k}{10k} \times 1.5V = 0.765V v_{out}がV_{opmin}からV_{opmax}に反転する際の反転閾値V_{h2}は V_{h2} = - \frac{5.1k}{10k} \times -1.5V = -0.765V となります。図5を見てみると、確かに三角波が0.765Vもしくは-0.765Vをまたぐタイミングでv_{out}が変化しています。
図6は図5の入力信号の周期を短くした(1ms->10us)場合の結果です。図6は三角波が閾値(+0.765/-0.765V)をまたぐタイミングとv_{out}が変化するタイミングが一致していません。 これはオペアンプの過負荷回復時間による出力電圧の遅延が原因であると考えられます(違うかもしれません)。そのため三角波に対してv_{out}が変化するタイミングは期待より遅延しています。一般的に過負荷回復時間が問題になるのはオペアンプの出力が最終的な振幅に達する前に入力信号が変化してしまう場合です。図6は三角波が次の閾値到達する前にv_{out}が最終的な振幅であるV_{opmax}もしくはV_{opmin}に到達しているので生成される波形の形状的には問題ありません。 しかし、三角波生成回路に使用する場合は問題になります。三角波生成回路はヒステリシスコンパレータと積分回路がループした回路です。ヒステリシスコンパレータにおける遅延は積分回路における三角波の生成に影響を及ぼし、その三角波は自分自身の入力となります。結果として生成される三角波の周波数は意図したものより低くなります。高周波数を扱う場合は、オペアンプの代わりにコンパレータを使用するのが無難かもしれません。 三角波生成回路 三角波生成回路
三角波の周期Tは以下のように求められます。 時刻t=0における積分回路の出力がv_{out}=V_hであるとします。半周期後t=T/2の出力電圧はv_{out}=-V_hです。ヒステリシスコンパレータの出力飽和電圧を+V/-V、積分回路への入力電圧をv_{in}とするとき、以下の式が成り立ちます。 v_{out} = -\frac{1}{R_3 C_1}\int^{T/2}_{0}v_{in}dt + V_h = -\frac{VT/2}{R_3 C_1} + V_h = - V_h\\ T = \frac{4R_3 C_1 V_h}{V} \tag{7} 式(5)と式(7)より、周期Tが求められます。 T = \frac{4 R_1 R_3 C_1}{R_2} \tag{8}式(8)を用いて図7の回路が生成する三角波の周波数を求めてみます。 各素子の値はR_1:5.1kΩ、R_2:10kΩ、R_3:100kΩ、C_1:220pFより、 T = \frac{4 \times 5.1k \times 100k \times 220p}{10k} = 44.88us 周期44.88us、つまり約22kHzの三角波が生成されることがわかります。 シミュレーション
図8は以下の条件で三角波生成回路のシミュレーションを行った結果です。 オペアンプ TL082 電源電圧:+3/-3 出力飽和電圧:+1.5/-1.5 素子 R_1:5.1kΩ R_2:10kΩ R_3:100kΩ C_1:220pF三角波の振幅と周波数はおおよそ理論値と一致しています。しかし、振幅は理論値である1.53V(+0.765/-0.765V)よりも若干大きく、周波数も理論値の22kHzよりも若干小さい20kHzとなりました。これはヒステリシスコンパレータのシミュレーションで考察した過負荷回復時間が原因であると考えられます(違うかもしれません)。 実装
振幅と周波数の実測値が理論値とずれている現象は素子の実測値が理論値と異なることやオペアンプの過負荷回復時間が原因であると考えられます(違うかもしれません)。三角波が左右非対称になった原因は調査中です。わかり次第追記しようと思います。 まとめLTspiceによるシミュレーションと実際の回路制作を通じて三角波生成回路への理解を深めることができました。実際にやってみないとわからないことってたくさんあるんですね。 参考 パワーエレクトロニクスノート―工作と理論 『積分回路』を分かりやすく解説!【オペアンプ】 積分回路 改良された積分回路 積分回路 - オペアンプ シャント抵抗器(電流検出抵抗器)とは? 入力オフセット電圧 コンパレータのヒステリシス設定について LTSpice使い方講座「電源Voltage/Current」の設定方法 オペアンプをコンパレータとして使用する際のヒント |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |