在FPGA中三态门比较常见，因为FPGA是做为一个高速处理的器件，免不了要进行输入输出数据，常规的输入和输出是分开的两个接口要不停的切换比较麻烦，在FPGA中用的双向口一般都是用三态门来作为输入和输出的，这样优点是只要一个接口就可以输入输出比较节约逻辑资源，但缺点是三态门的处理没有常规两个I/O的方便，这里我们来看看怎样使用三态门，下图是三态门的结构。

当sda_en为高时SDA作为输出口，输出sda_out的数据，当sda_en为低时三态门是处于高阻态，这时三态门是作为输入口使用，这时输入的数据为SDA的数据。

下面是用vivado 写的一段程序，当做为输出时将我们产生的clk_out的频率输出，代码如下。

module stm     (     i_clk,     i_rst_n,     SDA     );     input i_clk; input i_rst_n; inout SDA;

reg sda_en; reg sda_out; reg [9:0] cnt; reg clk_out;

always@(posedge i_clk or negedge i_rst_n)       if(i_rst_n==1'b0)            cnt