“一生一芯” 项目 WIKI |
您所在的位置:网站首页 › 一生一芯 › “一生一芯” 项目 WIKI |
“一生一芯” 项目 WIKI¶
“一生一芯” 是一个面向初学者的CPU设计训练项目。 在项目进行期间,我们将定期向参与者发布学习目标和任务,并定期检查参与者的学习、工作进度。 如果您能在截止日期前独立完成一个符合要求的工程,我们将提供免费的流片机会。 Note 由于经费限制,本期一生一芯的流片名额仅对国内在校生开放 项目目标¶ 基础目标¶实现一个五级流水线、可启动 RT-Thread 的 RV64 处理器核,集成至 SoC 并进行验证,通过测试验收即可流片。 进阶目标¶能力优秀者可尝试启动Linux或实现乱序多发射;负责 SoC 集成和验证;参与 IC 后端支撑工作,设计可流片版图 项目概览 项目流程 基本原则 推进流程 流片要求 参与项目 学习过程 报名 成为助教 助教的工作 前端设计助教(线上) SoC实习(线下) IC实习(线下) 报名方式 参考资料 总体原则 参考书 其它参考资料 合作/赞助机构进度计划 前期准备 基础: CPU核心构建与调试 (3个月) Task 1 Task 2 Task 3 Task 4 Task 5 Task 6 Task 7 Task 8 Task 9 进阶: 性能/时序优化、后端流程等常见问题解答 Verilog 和 Chisel 语言 Verilator Verilator 的优势 System verilog 安装环境 (操作系统) RISC_V 架构 |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |