1）实验平台：正点原子 ATK-DFPGL22G开发板

2) 章节摘自【正点原子】ATK-DFPGL22G之FPGA开发指南_V1.0

3）购买链接:https://detail.tmall.com/item_o.htm?id=692712955836

4）全套实验源码+手册+视频下载地址：紫光PGL22G开发板 - 正点原子资料下载中心 1.0.0 文档

5）正点原子官方B站：正点原子官方的个人空间-正点原子官方个人主页-哔哩哔哩视频

6）FPGA技术交流QQ群:994244016

RAM的英文全称是Random Access Memory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。本章我们将对PDS软件生成的单口RAM IP核进行读写测试，并向大家介绍Pango 单口RAM IP核的使用方法。

本章包括以下几个部分：

18.1 RAM IP核简介

18.2 实验任务

18.3 硬件设计

18.4 程序设计

18.5 下载验证

Memory IP分为“Distributed RAM”与“DRM”。

DRM

DRM（Dedicated RAM Module）既专用RAM模块，DRM Based RAM/FIFO IP是基于DRM设计的IP，通过对DRM的级联调用实现RAM/ROM/FIFO等IP设计。这里主要说明如何用深圳市紫光同创电子有限公司的Pango Design Suite套件（后文简称PDS）中IP Compiler工具（后文简称IPC）生成并配置此类IP。DRM Based RAM/FIFO IP的分类为：

DRM Based Dual Port RAM：基于DRM的双端口RAM

DRM Based Simple Dual Port RAM：基于DRM的简单双端口RAM

DRM Based Single Port RAM：基于DRM的单端口RAM

DRM Based ROM：基于DRM的ROM

DRM Based FIFO：基于DRM的FIFO

Logos系列FPGA的DRM有高达18K bits的存储单元并且容量可被独立配置为2个9K bits或者1个18K bits。每个DRM都能支持DP（True Dual Port，双口）RAM模式，同时也以被配置为SP（Single Port，单口）RAM模式，SDP（Simple Dual Port，简单双口）RAM模式，ROM模式，以及可选丢包重发的同步\异步FIFO模式。DRM资源还支持输入寄存器（IR）、输出寄存器（OR）以及Core Latch，这使得DRM级联使用时拥有更加出色的性能表现。DRM的总数取决于Logos系列器件类型。

Logos系列FPGA DRM的原语是各种模式的基础，其原语有两种：GTP_DRM9K和GTP_DRM18K，

其支持类型如表 18.1.1所示：

注:1.所有原语模块在软件安装路径..\arch\vendor\pango\verilog\simulation可找出。

Distributed RAM

Distributed RAM IP是紫光同创基于FPGA片内资源设计的IP，适用于全系列FPGA产品，用户可以通过公司PDS(Pango Design Suite)套件中的IPC(IP Compiler)工具完成IP模块的配置和生成。Distributed RAM IP包含5个子IP：

Distributed ROM：分布式ROM

Distributed Single Port RAM：分布式单口RAM

Distributed Simple Dual Port RAM：分布式简单双端口RAM

Distributed Shift Register：分布式移位寄存器

Distributed FIFO：分布式FIFO

Pango PGL22G系列的Memory存储单元可以实现各种存储器的功能，PDS软件自带的IP Compiler(IP编译器)已经生成了各种存储器，例如RAM、移位寄存器、ROM以及FIFO缓冲器。

RAM与ROM这两者的区别是RAM是一种随机存取存储器，不仅仅可以存储数据，同时支持对存储的数据进行修改；而ROM是一种只读存储器，也就是说，在正常工作时只能读出数据，而不能写入数据。需要注意的是，配置成RAM或者ROM使用的资源都是FPGA内部的Distributed RAM，只不过配置成ROM时只用到了嵌入式Distributed RAM的读数据端口。本章我们主要介绍使用IPC(IP Compiler)工具生成的单口RAM实现读写的功能。

单端口RAM（DRM Based Single Port RAM）只有一个端口，读/写只能通过这一个端口来进行。单端口RAM只有一组数据总线、地址总线、时钟信号以及其他控制信号。有关DRM的更详细的介绍，请读者参阅Pango官方的手册文档“Logos系列FPGA专用RAM模块（DRM）用户指南(UG020002,Version1.1)”。

DRM Base Single Port RAM的单端口RAM的框图如下图所示。

各个端口的功能描述如下：

addr：写地址信号。

addr_strobe：写地址选锁存号，高电平对应地址无效，上一个地址被保持，低电平对应地址有效。

wr_data：写数据信号。

rd_data：读数据信号。

wr_en：写使能信号，高电平表示向RAM中写入数据，低电平表示从RAM中读出数据。

clk：RAM的时钟信号。

clk_en：时钟使能信号，高电平对应地址有效，低电平对应地址无效。

rst：复位信号，高有效

wr_byte_en：Byte Write使能信号，当配置“Enable Byte Write”选项勾选时有效，位宽范围1~128。高电平对应Byte值有效，低电平对应Byte值无效。

rd_oce：输出寄存使能信号，高电平对应地址有效，读数据寄存输出，低电平对应地址无效，读数据保持。

本节实验任务是使用PDS的IP Compiler配置一个单口RAM IP并对该单口RAM进行读写操作，通过PDS与Modelsim联合仿真观察波形是否正确，最后将设计下载到ATK-DFPGL22G开发板中，并使用Inserter对其进行在线调试观察。

本章实验只用到了输入的时钟信号和按键复位信号，没有用到其它硬件外设，各端口信号的管脚分配如下表所示：

对应的FDC约束语句如下所示：

首先在PDS软件中创建一个名为ip_1port_ram的工程，工程创建完成后，在PDS软件的上方的菜单栏中“Tools”栏中单击“IP Compiler”按钮后弹出的“IP Compiler”窗口如图 18.4.2所示。

本实验使用的IP核路径是Module→Memory→DRM→DRM Base Single Port RAM IP核，如下图所示。

点击上图中红框中的IP后如下图所示：

Pathname：新建IP核在工程所在路径，这里保持默认即可。

Instance Name：在这里给新建的RAM IP命名，我们这里命名为“ram_1port”。

接下来的IP框里面的内容是该IP的基础信息，例如名称、版本号与所属公司（Pango）。Part框中的信息为工程所使用的芯片的详细信息“PGL22G-6CMBG324”。

点击上图中的“Customize”按钮进入“Customize IP”窗口对RAM IP的参数进行配置，“Customize IP”窗口界面如下图所示：图中的“Add IP”弹窗点击“Yes”后进入“Customize IP”界面进行单口RAM的参数配置，“Customize IP”界面如图 18.4.6所示。

本实验我们主要进行如下配置：

Customize IP界面主要包括如下选项：

DRM Resource Usage：选项主要说明DRM资源使用情况。该选项下的“DRM Resource Type”是

DRM资源类型，可以设置“AUTO”、“DRM9K”、“DRM18K”三种模式。三种模式可以根据你需要地址宽度与数据宽度来来设置，一般我们设置为“AUTO”模式。

Enable Byte Write：配置是否使能Byte Write功能，其含义是Byte写使能，也就是以字节为单位写入数据；Byte Write使能时，同时需要配置字节（Byte）的位宽（Byte Size）与字节个数（Byte Numbers），Byte Size可选择8或者9；Byte Numbers即配置所使用的Byte个数（注：Byte Write使能时，关闭Address Strobe功能。）举例说明：输入数据为32-bit，字节的位宽（Byte Size）设置为8bit，那么就需要4-bit Byte写使能信号，这个使能信号与输入数据各位的对应关系如下图所示。从图中不难看出，当we[3]有效时，只会将输入数据的高8-bit写入到目标地址；当we[0]有效时，只会将输入数据的低8-bit写入到目标地址。其实，也就是根据写使能来更新指定地址上原始数据的某些位，本实验不需要使能Byte Write功能即不需要勾选该配置。

Address and Data Width Config：选项即地址与位宽配置，Address Width配置地址位宽，Data Width配置数据位宽。地址位宽合法配置范围为1~20，数据位宽合法配置范围为1~1152，但是所占用的DRM9K或者DRM18K个数必须小于总资源个数。本实验我们配置的地址位宽为5，数据位宽为8位。

Enable clk_en Signal：配置是否使能clk_en信号（注：Clock Enable与Address Strobe功能互斥），本实验未使用保持默认不用勾选。

Enable Address Strobe Signal：配置是否使能addr_strobe信号（注：1.Byte Write使能时，关闭Address Strobe功能2.Clock Enable与Address Strobe功能互斥）, 本实验未使用保持默认不用勾选。

Write Mode：配置写模式。共分为三种模式，分别是NORMAL_WRITE（正常模式）、TRANSPARENT_WRITE（写优先模式）和READ_BEFORE_WRITE（读优先模式）。正常模式指读写分开操作，不能同时进行读写，本实验选择NORMAL_WRITE模式；写优先模式指数据先写入RAM中，然后在下一个时钟输出该数据；读优先模式指数据先写入RAM中，同时输出RAM中同地址的上一次数据。

Enable rd_oce Signal：配置是否使能rd_oce（输出寄存器选项）信号，使能rd_oce信号时，默认且必须使能读端口输出寄存“Enable Output Register”，本实验不需要使能读信号，所以不勾选该选项。

Enable Output Register：输出寄存器选项。如果勾选了“Enable rd_oce Signal”信号，输出寄存器默认是选中状态，作用是打开DRM内部位于输出数据总线之后的输出流水线寄存器，虽然在一般设计中为了改善时序性能会保持此选项的默认勾选状态，但是这会使得DRM输出的数据延迟一拍，这不利于我们在调试窗口中直观清晰地观察信号；而且在本实验中我们仅仅是把DRM的数据输出总线连接到了调试的探针端口上来进行观察，除此之外数据输出总线没有别的负载，不会带来难以满足的时序路径，因此这里取消勾选。

Enable Clock Polarity Invert for Output Register：配置是否使能读端口输出时钟极性反向，使能读端口输出时钟极性反向时，默认且必须使能读端口输出寄存（Enable Output Register），这里不需要使能读端口输出时钟极即不需要勾选该配置。

Enable Low Power Mode：配置是否使能低功耗模式，本实验不需要配置成低功耗模式，即不勾选使能低功耗模式。

Reset Type：配置复位方式："ASYNC"异步复位，"SYNC"同步复位，"Sync_Internally "异步复位同步释放，本实验选择异步复位。

Enable Init：配置是否使能对当前RAM进行初始化，这里不需要该配置即不用勾选使能初始化选项。

Init File：配置使能对当前RAM进行初始化，指定初始化文件路径，若不指定，则生成初始值为全“0”的初始化文件.v文件。

File Type：配置初始化文件数据格式："BIN"二进制，"HEX"十六进制。

至此本实验所需要的单口RAM IP已配置完成，接下来点击“Customize IP”窗口左上角的“Generate”在弹出的“Question”对话框选择“OK”即可，如下图所示。

点击“OK”后打印如下左图信息，至此单口RAM IP核配置成功，并生成ram_1port_tmpl.v文件。例化单口RAM IP时可以使用下图中ram_1port_tmpl.v文件红框中的代码。

然后如下图所示，关闭“Customize IP”页面与“IP Compiler”页面。

之后我们就可以在“Sources”窗口的“Designs”一栏中出现了该IP核“ram_1port”如下图所示。

接下来我们创建一个新的设计文件，命名为ram_rw.v，代码如下：