VIVADO使用TCL建立工程 |
您所在的位置:网站首页 › vivado常用tcl命令 › VIVADO使用TCL建立工程 |
把工程保存成.tcl文件 tcl: write_project_tcl d:/work/system.tcl gui: File->Project->Write tcl…,然后选择tcl路径即可。在Write Project To Tcl 界面设置相关参数(主要是tcl文件的保存路径和文件名),即可把工程保存成.tcl文件。 注意:最好把.tcl中列出的依赖文件(.v, .sdc, .wcfg等)拷贝到.tcl文件的目录下,然后在.tcl文件中修改这些文件的路径,这样整个工程就可以分发了,无需依赖原工程。 ++++++++++++++++++++++++++ 用.tcl生成工程 tcl命令: cd c:/vivado_project source ./prj.tcl gui: Tools->Run tcl script 注: vivado会在pwd目录(cd命令后的目录,即c:/vivado_project)创建工程。可以使用pwd命令来查看当前路径。 工程中所有的.v文件、约束文件.sdc和配置文件.wcfg的路径跟原工程(导出此.tcl的工程相关)。 查看.tcl文件中的NOTE,把NOTE中提到的全部文件找到,并按相关提示修改.tcl文件中相关文件的路径为当前路径。 3)导出.tcl文件时,最好将.tcl中列出的.v, .sdc, .wcfg等文件和.tcl文件保存在同一个folder下,然后修改各个文件的路径到.tcl所在目录,这样就不用依赖原工程了。 block design的.tcl文件只能生成block design,不包含仿真文件、.xdc约束文件和配置文件等。 工程的.tcl文件包含所有的文件信息(是block design的.tcl文件的超集)。 +++++++++++++++++++++++++++++++ 从Block Design到.tcl文件 tcl: write_bd_tcl [target_file_full_path] write_bd_tcl c:/exports/bdtcl.tcl GUI:File->Exprot->Export Block Design… ++++++++++++++++++++++++++++++ 从.tcl文件到block design 运行上面生成的bdtcl.tcl(会自动生成新的工程)。 tcl:source [file_full_path] cd: c:/1 source C:/1/emac_final.tcl GUI:Tools->Run Tcl Script +++++++++++++++++++++++++++ report ip status 报告所有IP的状态(包括自定义和系统的IP) tcl:report_ip_status -name ip_status GUI:Reports->Report IP Status ++++++++++++++++++++++++++++++++++++ 更新IP TCL:upgrade_ip [get_ips] GUI:Reports->Report IP Status,然后手动选择“Upgrade Selected”或"Upgrade IP" 即可。 +++++++++++++++++++++++++++ 引脚分配 方法1:直接添加约束文件.xdc,在里面设置PIN的位置(PACKAGE_PIN)和电平标准(IOSTANDARD)。 方法2:选择“Open Implemented Design”,然后选择Window->IO Ports打开管脚分配的窗口进行分配。分配完毕后可以选择File->Export->Export IO Ports… tcl命令:write_xdc C:/emac_pcs_pma_udp_test/impl_1.xdc -mode port -force +++++++++++++++++++++++ 设置多线程编译 Windows默认 place、root是2线程; set_param general.maxThreads 8 //设置线程数为8 get_param general.maxThreads //获取线程数 注意:每次执行Implementation前都要设置一遍(可否只设置一次?) +++++++++++++++++++++++++++++++++++ 导出网表文件 1.Open Synthesized/Implemented Design. write_verilog -force netlist.v注意:导出网表的verilog形式文件之前,必须先打开Synthesized或Implemented Design,就可以看到基于LUT的网表文件。打开Elaborated Design后得到的是基于与/或/非门电路的文件,非LUT。 +++++++++++++++++++++++++++++++++++++++++++++++ |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |