Vivado是Xilinx公司于2012年发布的一款EDA（Electronic Design Automation，电子设计自动化）软件。Vivado适用于Xilinx 7系列的FPGA芯片平台，与Xilinx公司之前推出的ISE是两个不同的开发工具，下面将Vivado和ISE进行简单对比：

本实验配合使用的FPGA开发板，在Vivado和ISE中都可以使用开发。FII-PRX100-D使用的是Xilinx公司的ARTIX-7系列芯片，型号为XC7A100T-FGG676。Artix-7是业界成本优化的性能领导者，应用于包括但不限于信号处理，嵌入式存储器，内存接口，收发器等。更多关于FII-PRX100-D开发板硬件资料的信息，见文章FII-PRX100-D(ARTIX 100T,XC7A100T)硬件参考指南。

本文主要介绍使用Vivado软件，创建，编译，下载一个工程等基本开发流程。

双击桌面Vivado图标，打开Vivado，其初始界面如图1所示。在Quick Start下点击Create Project弹出新建工程或者在主菜单下点击File > Project > New。

图1 Vivado界面

点击后弹出的窗口如图2所示， 点击Next。

图2 建立新工程弹出窗口

在Project name里填上flow_led，工程路径根据需要填写，将Create project subdirectory选项勾选。注意：工程名称和路径都不能为中文，如图3所示，完成后，点击Next。

图3 创建工程名字，路径

在工程类型中，默认选择是RTL Project(关于具体工程类型，可以参见Xilinx文档，点击这里)。选择后，点击Next。

图4 工程类型

接下来是可以在创建工程时添加设计源文件，这里将在创建完成后添加设计源文件，所以点击Next跳过，如图5所示。

图5 添加设计源文件

接下来同样也先跳过添加约束文件的步骤，点击Next，如图6所示。

图6 添加约束文件

选择和FII-PRX100-D 开发板对应的FPGA器件。有以下两种方法找到合适的器件：

图7 选择合适的FPGA器件

图8所示为创建新工程的总结，如果发现需要修改处，可以点击Back返回到对应界面修改。检查后，点击Finish结束新工程的建立。

图8 创建新工程总结

在创建完新工程后，在新工程中可以点击图9中1：Add Source或2：+ 新建源文件。

图9 添加源文件

接下来在点击添加源文件后，会弹出图10所示窗口。可以选择添加约束文件，设计源文件和仿真源文件。这里选择添加设计源文件（Add or Create design sources），点击Next。

图10 添加源文件

图11所示Add Files表示添加已有的源文件，这里选择点击Create Files来创建新的源文件。

图11 添加或新建源文件

图12所示为指定新建的设计源文件类型（File type）为Verilog，名字（File name）为flow_led_top，都完成后，点击OK。

图12 文件命名

点击图13中1：OK，接着点击2：Yes，完成建立新的设计源文件。

图13 确认

图14所示，在PROJECT MANAGER下，Design Sources下有刚刚新建立的flow_led_top设计源文件，双击flow_led_top，在Vivado右边界面展开。可以看到，这个设计源文件已经有了一个大概框架。

图14 设计源文件

flow_led_top代码如下，将以下Verilog代码复制到flow_led_top.v文件并保存：

图21 *.xdc文件

点击 IMPLEMENTATION > Run Implementation，进行工程布局布线。

图22 工程实现

出现图23所示窗口，说明工程成功实现。

图23 完成工程实现

点击PROGRAM AND DEBUG > Generate Bitstream，生成*.bit文件，如图24所示。

图24 生成*.bit文件

点击PROGRAM AND DEBUG > Open Hardware Manager，有1，2两种方法open target，如图25所示。

图25 Open Target

点击Open Target，出现图26所示窗口，点击Auto Connect。

图26 Auto Connect

Auto Connect后，Hardware Manager窗口会出现FII-PRX100-D芯片，xc7a100t，如图27所示。

图27 连接到FII-PRX100-D芯片

如图28所示，点击xc7a100t，再点击Program Device。

图28 Program Device

如图29所示，在弹出的窗口里选择正确的*.bit文件（也可以点击绿色框内，在图30所示界面下选择*.bit文件）。选择完*.bit文件后（注意有时候会自动出现一个不是当前工程所生成的*.bit文件），点击Program，即可完成*.bit文件的下载。至此，已经成功使用Vivado软件完成一个工程的创建，编译，下载。

图29 选择正确的*.bit文件

图30 查找*.bit文件

关于更多FPGA相关的*.mcs文件下载和烧录过程，硬件连接，点击这里。