讲数字IC之前，先讲讲数字和模拟之间的区别。

这里先给自己挖个坑，后续有时间详细讲讲自然界、人体器官、模拟、数字之间的关系，科技不应当是枯燥无味的，而应当是和我们的生活密切相关，并且有趣的(✿◡‿◡)

再打个不恰当的比方由于模拟信号连续变化，难以琢磨，因此模拟电路就像数学家攻克难题的过程而数字电路是处理010101，虽然处理的最小单元很简单，但是一个数字IC可能是有以亿计的这种简单单元，扛不住规模大，可以类比为需要无数的小学生 ‍ 攻克加减法的过程。

产品的需求是随着时代的发展变化的。从早期的收音机，黑白电视，个人电脑，但后面的手机，多媒体设备，网络设备等等。

产品需求的增加，也推动着芯片规模的不断扩张数字IC（Integrated Circuit）规模划分是指将数字IC根据其晶体管数量或门数等特征进行分级，以便快速识别和比较芯片的复杂度和功耗。根据规模的不同，数字IC可以分为Small Scale Integration（SSI）、Medium Scale Integration（MSI）、Large Scale Integration（LSI）、Very Large Scale Integration（VLSI）和Ultra Large Scale Integration（ULSI）等几个不同的等级。

规格的定制，可以从如下几个方面考虑：

CPU 芯片设计的架构可以分为以下几个模块：控制单元（Control Unit）：控制单元是中央处理器的核心部分，它主要负责控制整个 CPU 的操作，包括指令解码、指令寻址、分支控制、时序控制等。算术逻辑单元（Arithmetic Logic Unit，ALU）：算术逻辑单元是 CPU 的重要部件，它主要负责各种算术和逻辑运算（如加、减、乘、除、与、或、非、异或等）。存储单元（Memory Unit）：存储单元是 CPU 的重要组成部分，它主要负责 CPU 与主存储器和缓存之间的数据传输和交换。其中，缓存主要用于提高 CPU 访问主存储器的速度。输入输出接口（I/O Interface）：输入输出接口是 CPU 与外部设备进行通信的接口，它主要用于管理数据的输入输出，包括串口、并口、USB、网卡等接口。浮点运算单元（Floating-point Unit，FPU）：浮点运算单元主要用于执行浮点运算任务，如科学计算、图形处理、音视频编解码等。上述模块之间通过适当的接口和通信机制连接在一起，形成完整的 CPU 芯片的架构。

VLSI (Very Large Scale Integration) 行为描述是指在数字 IC （集成电路）设计中，使用高级编程语言或其他形式的抽象化语言来描述数字电路的行为、功能、性能和约束等，并将其转换为实际的物理设计。该技术可以提供高层次的设计抽象和模块化设计方法，可以使设计工程师更加专注于设计的核心问题，提高设计效率和准确性。在 VLSI 行为描述中，一般会包括以下元素：

RTL设计是数字电路设计的一种方法，它是基于寄存器传输级（Register Transfer Level）的设计方法。RTL设计要点如下：了解同步电路的设计要求：同步电路是由时钟信号控制操作的电路，因此在RTL设计中也需要遵循同步电路的设计要求，例如流水线结构、寄存器插入等。理解寄存器传送级的概念：RTL设计采用寄存器传送级表示状态转换和数据传输，设计人员需要对各个寄存器的角色和作用进行深入理解，以确保正确的数据传输和状态转换。合理划分模块：在RTL设计中，不同功能的模块应该被合理地划分为子模块，以便于设计人员进行模块级别的测试和调试。优化逻辑电路：在RTL设计中，需要优化逻辑电路以降低时延、功耗和面积。其中包括使用合适的逻辑门、避免冗余逻辑、减少时钟周期等。遵循设计规范：RTL设计需要遵循一定的设计规范和标准，例如IEEE标准和公司内部的设计规范，以确保设计的正确性和可靠性。模拟和验证：在RTL设计完成之后，需要进行模拟和验证测试以确保功能的正确性和稳定性。这个过程通常包括模拟验证、仿真测试、硬件验证等。

数字芯片功能验证的要点包括：功能规格：根据数字芯片的设计目标和需求，制定详细的功能规格，明确数字芯片应该实现的各项功能。测试计划：制定测试计划，包括测试用例的编写、测试流程的设计、测试覆盖率的评估等。功能仿真：使用仿真工具对数字芯片进行功能仿真，检测数字芯片的逻辑功能是否符合预期，包括输入输出信号的波形、时序等。时序约束：在设计数字芯片时，需要设置各种时序约束，如时钟频率、数据传输时序等，测试时也需要注意这些时序约束。边界扫描：边界扫描是一种常用的数字电路测试方法，通过向数字芯片的组合逻辑引入扫描链，将数字芯片的内部状态导出到芯片的边界上进行观测和控制，方便测试人员对数字芯片进行调试和验证。异常情况测试：数字芯片在实际应用中可能会遇到各种异常情况，如电压变化、温度变化、电磁干扰等，因此在测试时也需要考虑这些异常情况的测试。

VLSI 逻辑综合步骤通常包括以下几个方面：设计输入文件。设计人员通常使用硬件描述语言 (HDL)，如 VHDL 或 Verilog，来描述数字电路的逻辑功能。代码分析和优化。在这一阶段，逻辑综合工具会对设计进行分析和优化，以便将其转换为更高效的门级电路。门级综合。在这一阶段，逻辑综合器将将高级描述的电路转换为经过优化的门级电路，同时生成一个门级网表 (netlist) 文件。时序约束和时序分析。对于大型电路，逻辑综合工具需要施加时序约束以确保电路能够正确地运行。时序分析则是检查电路的时序需求是否得到满足。布局布线。在这一阶段，电路的物理布局和连线被确定。最终的产品质量和性能与此阶段的设计相关。

VLSI placement不仅仅是将综合电路网表中的标准单元进行放置，还要对设计进行优化，也要考虑布线的可行性。放置的标准多样，有时间驱动、拥堵驱动和功率优化等不同的驱动方式。在这个过程中，有一些注意事项需要遵守以确保成功的放置。首先考虑的是能够满足时序约束；其次是减小拥堵并最小化面积；第三是通过统计阻力方案来优化功耗，以及其他一些与特定应用相关的指标。因此，VLSI placement的注意事项包括但不限于如下内容：

VLSI routing的主要目标是在放置时最小化芯片面积的同时满足电路性能指标。与 VLSI placement 类似，VLSI routing 也有许多注意事项需要遵守。电路特性的保持。将电路移植到芯片上后，必须确保其内部结构不受破坏。因此，布线必须符合时序和信号完整性要求，例如最小化电源噪声、抑制串扰等。路由规划。芯片中的路由路径必须进行正确规划，以避免出现拥堵或冲突。可以通过特定的算法来规划路由，例如迭代加深搜索 (IDS)、通路搜素 (Rip-up and Retry) 等。优化布线。在进行布线时，需要根据具体的电路性能要求优化芯片布线。这包括提高路由速度以及减少路由的功耗和面积。关注散热问题。芯片内部布线可能会导致电子设备产生很高的温度，这可能会影响电路的稳定性和寿命。因此，需要考虑热建模、散热技术和电源供应等问题，以确保芯片可以稳定运行。

VLSI 时序分析的主要目标是确保芯片的逻辑与时序符合设计需求。时钟分析。VLSI 设计中，时钟信号通常用来触发各个模块的操作。因此，对时钟信号的分析至关重要，需要确保它的频率和相位符合设计要求，同时不会产生过多的抖动。延迟分析。在 VLSI 设计中，延迟会影响信号的稳定性和精确性。因此，需要进行延迟分析来确定各个模块之间传输数据所需的最大时延和最小时延等参数。时序修复。在时序分析过程中，可能会出现一些违反时序约束的情况。为了解决这些问题，需要采取不同的时序修复策略，例如添加缓存器、修改时序约束等。时序约束管理。在 VLSI 设计中，时序约束可以帮助工具理解设计规范。因此，需要管理时序约束，以确保其准确性和一致性

VLSI 验证流程主要包括 planning、execution、measurement 和 response 四个阶段。

VLSI制造技术是在一个芯片上集成数十亿的晶体管，可以用于制造微处理器、内存等电子元件。其制造要点包括：CMOS工艺：CMOS是一种互补金属氧化物半导体技术，它使用p型和n型场效应晶体管来实现电路功能，具有低功耗、可靠性高等优点。光刻技术：光刻技术是一种将芯片图案转移到硅片表面的方法，主要用于制作集成电路的图案和结构。金属蒸发和化学气相沉积技术：这两种技术是制作集成电路金属导线的关键方法，可以制作出高精度的电路结构。衬底材料：衬底材料是制造VLSI芯片的基本材料，目前主要采用的是单晶硅衬底。清洗和检测：在制造过程中需要进行清洗和检测，以确保芯片质量和可靠性。

VLSI 后仿验证是指将集成电路芯片安装在目标系统中进行测试，以验证系统的性能和功能是否符合预期要求。后仿验证一般包括三个步骤：芯片采样、芯片封装以及芯片测试。

AMD AM29040 @ 1995年