嗨Dave_59感谢您的回复。我主要使用FPGA的VHDL，但由于xilinx IP，我需要使用verilog代码块。 我已经编辑了这篇文章，你能否告诉我们，如果它有正确的方法来做到这一点或者有什么不同的方式？ 谢谢 –