在VHDL中，使用信号（signal）或变量（variable）可以实现动态数值的传递，二者功能虽然类似，但在实现方式上却有着很大的区别。对于初学者，理解信号和变量的差异是十分重要的。

      信号是逻辑电路中的连接线，可以用于元件间和元件内部电路各单元间的连接。

      信号使用” '0'); begin p_signal_counter: process(rst, clk) begin if rst = '0' then clk_cnt_1 '0'); s_cnt '0'); elsif clk' event and clk = '1' then s_cnt '0'); elsif clk' event and clk = '1' then v_cnt := v_cnt + 1; clk_cnt_2 '0'); begin p_signal_counter: process(rst, clk) begin if rst = '0' then clk_cnt_1 '0'); clk_cnt_1_before_update '0'); s_cnt '0'); elsif clk' event and clk = '1' then clk_cnt_1_before_update '0'); elsif clk' event and clk = '1' then clk_cnt_2_before_update