本文是Verilog学习笔记，参考于《Xilinx FPGA开发实用教程》和夏宇闻老师的Verilog经典教程系列

在Verilog HDL语言中运算符所带的操作数是不同的，按其所带操作数的个数运算符可分为三种: 1) 单目运算符(unary operator):带一个操作数,操作数放在运算符的右边。 2) 二目运算符(binary operator):带二个操作数,操作数放在运算符的两边。 3) 三目运算符(ternary operator):带三个操作,这三个操作数用三目运算符分隔开。

在Verilog HDL语言中，算术运算符又称为二进制运算符，共有下面五种： 1. + ———— 加法运算符或正值运算符(s1+s2,+3) 2. - ———— 减法运算符或负值运算符(s1-s2,-5) 3. * ———— 乘法运算符(s1*3) 4. / ———— 除法运算符(s1/3) 5. % ———— 模运算符(s1%3)

赋值运算符分为连续赋值和过程赋值两种

连续赋值语句只能用来对线网型变量进行赋值，而不能对寄存器变量进行赋值

基本语法格式：

过程赋值主要用于两种结构化模块(initial模块和always模块)中的赋值语句。在过程块中只能使用过程赋值语句(不能在过程块中出现连续赋值语句)，同时过程赋值语句也只能用在过程赋值模块中

基本格式为：

是”=”或” ———— 大于； 2. >= ———— 大于等于； 3. < ———— 小于； 4.