基于FPGA的深度学习加速器设计与实现 |
您所在的位置:网站首页 › usercenter加速器 › 基于FPGA的深度学习加速器设计与实现 |
来自
掌桥科研
喜欢
0
阅读量: 1946 作者: 余奇 展开 摘要: 近年来,随着计算能力的剧增和学科技术相互渗透,不断发展,机器学习渐渐被大众所认知和接受,并逐渐出现在大众生活中.无论是逛淘宝时物品推荐,汽车无人驾驶,还是轰动一时的人机围棋大战AlphaGo,机器学习让人们感叹科技力量的同时也改善了人们的日常生活.深度学习作为机器学习的新兴领域,起源对人工神经网络的进一步研究,为生物科学和计算机科学相互交叉渗透的产物,其在处理复杂抽象的学习问题上有着出色表现,也因此迅速在学术界和商业界风靡.然而,为了解决更加抽象,更加复杂的学习问题,深度学习的网络规模在不断增加,计算和数据的复杂也随之剧增,比如Google Cat系统网络具有10亿左右个神经元连接.如何高性能低能耗地实现深度学习相关算法,则成为科研机构的研究热点.现场可编程门阵列FPGA作为常用的加速手段之一,具有高性能,低功耗,可编程等特点.本文采用FPGA设计针对深度学习通用计算部分的加速器,主要工作有:1),分析深度神经网络,卷积神经网络的预测过程和训练过程算法共性和特性,并以此为基础设计FPGA运算单元,算法包括前向计算算法,本地预训练算法和全局训练算法.2),根据FPGA资源情况设计基本运算单元,包括前向计算单元和权值更新运算单元.运算单元均进行可配置和流水线设计,在适应不同规模深度学习神经网络的同时具有高吞吐率.3),分析FPGA加速器的上层框架和数据通路,编写linux操作系统下驱动程序以及面向上层用户简单易用的调用接口.4),通过大量实验测试分析影响加速器性能的各种因素,得到加速器的性能,能耗趋势,使用测试数据集与CPU,GPU平台进行性能,功率,能耗等参数对比,分析FPGA实现的优劣性. 展开 关键词: 深度学习;人工神经网络;FPGA;预测过程;训练过程;加速器;低功耗 学位级别: 硕士 DOI: CNKI:CDMD:2.1016.103665 被引量: 18 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |