计算结果表明，CXL 2.0 引入的内存池理论上可至少支持 1.28 拍字节 (PB) 的 CXL 附加内存，如果在 CXL 3.0 中引入多级切换和其他功能，甚至可支持更高的内存容量。这为解决大规模计算问题提供了新思路，使多个主机可以一边处理大量问题，一边同时访问整个数据集。例如，假设系统可以一次性处理整个问题，而不是将问题分解成更小的部分，那么通过访问 1 拍字节的内存，就可以创建全新的模型并对其编码，以此来处理复杂的问题（例如，模拟气候变化）。

CXL 3.0 中引入的高级结构功能是基于前几代及其传统树基架构的一次转变。新架构支持多达 4,096 个节点，每个节点都能够通过基于端口的路由 (PBR) 机制与另一个节点相互通信。节点可以包括 CPU 主机、CXL 加速器（无论是否包含内存）、PCIe 设备或全局结构连接内存 (GFAM) 设备。GFAM 设备是一种 3 型设备，可有效地充当共享内存池，其 I/O 空间属于一个主机或结构管理器。配置后，CXL 结构中的其他主机和设备可以直接访问 GFAM 设备的池式内存。GFAM 设备带来了很多新的可能性，可以根据特定的负载需求构建由计算和内存元件组成的系统。例如，通过访问 1 太字节或 1 拍字节的内存，可以创建全新的模型来应对像绘制人类基因组图谱一样复杂的挑战。

表 3 显示了有助于在内存和存储应用推广 CXL 的一些关键特性。

特性

何时引入

一致性和低延迟

在 CXL 1.0/1.1 中引入

切换

在 CXL 2.0 中引入，作为 CXL.mem 的单级切换

在 CXL 3.0 中扩展为多级切换，适用于所有协议

内存池和共享

在 CXL 2.0 中引入了内存池，支持 MLD

在 CXL 3.0 中增加了共享功能

结构

在 CXL 3.0 中引入

表 3：适用于存储应用的关键 CXL 特性

一直以来，只有几种方法可以为加速器或其他 SoC 增加内存。最常见的方法是添加额外 DDR 内存通道来支持更多标准 DDR 内存模块。另一种可行的方法是，将内存与 SoC 集成在同一个封装内。借助 CXL，可以将内存放在非常类似于 PCIe 总线的东西上（CXL 使用 PCIe PHY 和电气元件）。这让系统能够使用带有标准 CXL 接口的卡来支持更多的内存模块，而无需额外 DDR 通道。图 1 举例说明了如何大幅增加 SoC 可访问的内存 — 从内存量 (GB) 和内存类型（RAM 或持久内存）两方面来说明。通过使用这种方法，内存开始变得类似于资源池，可由多个主机通过切换功能进行访问；切换功能在 CXL 2.0 中首次引入，并在 CXL 3.0 中得到显著扩展。