申请/专利权人：南京理工大学

申请日：2019-12-26

公开（公告）日：2020-05-22

公开（公告）号：CN111190853A

主分类号：G06F15/173(20060101)

分类号：G06F15/173(20060101);G06F13/38(20060101);G06F13/42(20060101)

优先权：

专利状态码：在审-公开

法律状态：2020.05.22#公开

摘要：本发明公开了一种基于EMIF和SRIO接口的片间高速通信系统，包括FPGA端EMIF接口模块，用于对EMIF总线传输的指令进行读写控制；FPGA端SRIO接口模块，用于对SRIO接口进行协议配置及数据读写控制；GTX模块，用于实现片间批量数据高速串行传输；DSP端EMIF接口模块，用于对EMIF总线传输的指令进行读写控制；DSP端SRIO接口模块，用于对SRIO接口进行协议配置及数据读写控制；DDR3存储模块，用于缓存片间传输的批量数据；DSP内部CPU模块，用于处理片间中断信号及收发命令、数据；以及电源模块、时钟模块。本发明的系统实现了FPGA与DSP间的双向高速实时通信，既可通过EMIF总线传输命令控制字，又可通过SRIO接口进行批量数据传输，适用于以FPGA和DSP为核心的协同数字信号处理系统，灵活且适配性强。

主权项：1.一种基于EMIF和SRIO接口的片间高速通信系统，其特征在于，包括FPGA端EMIF接口模块1、FPGA端SRIO接口模块2、GTX模块3、DSP端EMIF接口模块4、DSP端SRIO接口模块5、DDR3外部存储模块6、DSP内部CPU模块7、电源模块8以及时钟模块9；所述FPGA端EMIF接口模块1，用于实现FPGA对EMIF总线传输的指令进行读写控制；所述FPGA端SRIO接口模块2，用于实现FPGA对SRIO接口进行协议配置及数据读写控制；所述GTX模块3，用于实现片间批量数据高速串行传输；所述DSP端EMIF接口模块4，用于实现DSP对EMIF总线传输的指令进行读写控制；所述DSP端SRIO接口模块5，用于实现DSP对SRIO接口进行协议配置及数据读写控制；所述DDR3存储模块6，用于缓存片间传输的批量数据；所述DSP内部CPU模块7，用于处理片间中断信号及收发命令、数据；所述电源模块8，用于给系统供电；所述时钟模块9，用于提供系统所需的各种时钟。

全文数据：

权利要求：

百度查询： 南京理工大学 基于EMIF和SRIO接口的片间高速通信系统

免责声明 1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。 2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。