【Cadence Allegro16.6教程】06 添加页码符号、生成网络表 |
您所在的位置:网站首页 › spotify页面符号 › 【Cadence Allegro16.6教程】06 添加页码符号、生成网络表 |
文章目录
前言一、添加页码符号二、生成网络表总结
前言
本文将介绍如何添加页码符号、如何生成网络表以及常见报错。 一、添加页码符号当我们打开有的原理图会发现页面连接符左边有一个数字,它表示的意思就是在第几页还有这个网络,这个数字就是页码符号。
设置可以按照如下。X Offset表示离网络名称的距离。点击OK,就设置好了。 作为PCB工程师,只有知道如何生成网络表,才可以进行后续的设计。 选择.dsn,上方菜单选择Tools->Create Netlist。 如果没有弹出警告框就表示正常生成。 这里可以看到生成了这几个文件。刚才的文件夹路径下也可以看到。 如当出现报错时,我们可以点击上方菜单Windows->Session log,查看详细信息,下面介绍常见报错。 1.没有填写封装 这里提示属性PCB封装缺失,器件是在12页的D60。 3.新建器件时管脚名称重复 之前我们提示过,如果同一器件管脚名称有一样的,要加后缀,让它们保持不一致,不然也是无法生成网络表的。 4.多逻辑器件报错 如果报错信息指向多逻辑器件,建议删除多逻辑器件后重新放置,这样往往可以很快的解决掉这个错误。 之前提示过,放置多逻辑器件时最好一次放好所有逻辑门。 5.原理图中位号重复 比如有两个电阻都叫R1,这样也是无法正常生成网络表的。 这些错误都可以通过生成网络表定位到具体地方。 总结本文介绍了如何添加页码符号、如何生成网络表以及常见报错。 |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |