/

年

邮局订阅号

：

82-946

《

现场总线技术应用

200

例

》

PLD

CPLD

FPGA

应

用

基于

FPGA

的

FIR

滤波器的设计

Design

the

FIR

filter

based

on

FPGA

(

江苏大学

)

童

红

肖铁军

TONG

Hong

XIAO

Tie-jun

摘要

:

本

文

介

绍

一

种

基

于

FPGA

并

采

用

DSPBuilder

作

为

设

计

工

具

的

FIR

滤

波

器

的

设

计

方

法

。

重

点

分

析

和

比

较

了

三

种

在

DSP

-

Builder

中

的

滤

波

器

模

型

建

立

方

法

,

并

采

用

其

中

的

最

佳

方

案

建

立

了

一

个

高

阶

的

FIR

滤

波

器

模

型

,

然

后

分

别

对

其

进

行

基

于

DSP

Builder

的

算

法

仿

真

和

基

于

Modelsim

的

功

能

仿

真

。

仿

真

结

果

有

效

地

验

证

了

此

设

计

方

法

的

正

确

性

和

可

行

性

。

整

个

设

计

流

程

具

有

快

速

性

和

灵

活

性

的

特

点

。

关键词

:

线性滤波器

;

FPGA;

Dsp

Builder;

仿真

中图分类号

:

TP912.3

文献标识码

:

A

Abstract:

This

paper

presentes

a

method

to

design

the

FIR

filter

based

on

FPGA

which

using

Dsp

Builder

as

designed

tool.

It

intro

-

duces

three

ways

to

modeling

the

filter

on

DSP

Builder

and

compares

their

characteristic,

then

an

high

step

FIR

filter

was

estab

-

lished

with

the

best

way.

Arithmetic

simulation

on

DSP

Builder

and

function

simulation

on

Modelsim

were

implemented

and

the

simu

-

lation

result

prove

the

correctness

and

feasibility

of

this

design

effectively.

It

shows

that

this

design

flow

is

fast

and

flexible.

Key

words:

FIR;

FPGA;

Dsp

Builder;

Simulation

文章编号

:1008-0570(2010)03-

2

-0142-03

1

引言

随着数字信号处理技术在理论及实现上的不断发展

,

数字

滤波器以其在设计及实现上的灵活性

,

正在迅速地取代模拟滤

波器

,

在很多领域成为滤波处理的主要手段

.

数字滤波器分为

无限脉冲响应

(IIR)

和有限脉冲响应

(FIR)

两大类

。

在同样的设计

要求下

,IIR

方式计算工作量较小

,

但难于得到线性相位响应

,

且

系统不易稳定

;FIR

方式的计算工作量稍大

,

但容易实现线性相

位响应

,

并且由于没有极限环

,FIR

系统总是稳定的

。

FIR

数字滤波器的实现方法一般有以下几种

:1)

专用

DSP

芯片

.

用于信号处理速度要求极高的场合

,

这种芯片在其内部用

硬件实现滤波算法

,

无需进行编程

;2)

采用加法器

、

乘法器

、

延时

器设计专用的滤波电路

;3)

在计算机系统中加上专用的加速处

理机设计实现

;4)

用通用可编程

DSP

芯片实现

;5)

采用

FPGA/

CPLD

设计实现

。

上述方法中

.

第

1

、

2

种专用性强

,

应用受到很大限制

.

第

3

种

的缺点是速度较慢

,

可用于

DSP

算法的模拟

.

第

4

种可通过专用

的指令来编程实现滤波运算

.

对于一个

4

阶

FIR

滤波器

,

共存在

3

个延时环节

,

需

4

个乘法单元

,1

个加法器

,

若用普通的

DSP

处

理器只能顺序地执行延时

、

乘加操作

,

必须用多个

DSP

指令周

期完成

,

处理速度受到很大限制

.

而对于实现一个高阶的滤波器

来说

,

相应的问题就更大

。

第

5

种是采用

FPGA/CPLD

设计实现

。

由于

FPGA

可以很好地解决并行性和速度问题

.

而且其灵活的

现场可配置特性

.

使得

FPGA

构成的数字信号处理系统非常易

于修改

、

易于测试及硬件升级

。

而利用

Altera

公司推出了专门

针对数字信号处理器的设计软件

DSP

Builder,

使得这种设计效

率大为提高

,

设计者甚至不需要了解

VHDL

语言

,

就能实现整个

过程

,

这无疑是一个很令人振奋的消息

。

2

基

于

MATLAB

和

DSP

Builder

的

设计方法

2.1

关于

DSP

Builder

DSP

Builder

是

Altera

公司推出的

FPGA

的系统级设计工

具

.

它

依

赖

于

MathWorks

公

司

的

数

学

分

析

工

具

Matlab,

以

Simulink

的

Blockset

形式出现

,

可以在

Simulink

中进行图形化

的设计和仿真

,

同时通过

SignalCompiler

可以把

Matlab/Simulink

的设计文件

(.md1)

转成相应的硬件描述语言

VHDL

设计文件

(.

vhd),

以及用于控制综合与编译的

TCL

脚本

.

而对后者的处理

,

可

以由

FPGA/CPLD

开发工具

Quartus

II

来完成

.

采用设计工具

DSP

Builder

可以大大简化设计过程

,

提高设

计效率

,

它的出现进一步推动了

FPGA

在数字信号处理领域的

应用

。

值得注意的是

,DSPBuilder

中的

DSP

模块是以算法级的描

述出现的

,

易于用户从系统或者算法级进行理解

,

甚至不需要十

分了解

FPGA

本身和硬件描述语言

。

另外

,DSP

Builder

还提供

了

MATLAB

和

Quartus

Ⅱ

的接口模块

(SignalCompiler).

利用该模

块可方便地把

MATLAB/Simulink

中的设计转换为

FPGA

可编

译的

VHDL

文件

。

2.2

设计流程

下面图

3

就是基于

Matlab/Simulink/DSPBuilder/Quartus

Ⅱ

滤波器的设计流程

。

图

3

基于

Matlab

DSPBuilder

的

FIR

设计流程

可以看出

,

对

DSP

Builder

而言

,

顶层的开发工具是

Mat1ab

－

童

红

:

硕士研究生

142

-

-