FPGA基础设计(8)Verilog常数赋值、字符串、标识符 |
您所在的位置:网站首页 › python只保留数字 › FPGA基础设计(8)Verilog常数赋值、字符串、标识符 |
常数赋值、字符串、标识符 阅读《IEEE Standard for Verilog 2005》时,做⼀些整理和记录。 1. 整数赋值 按照Verilog 2005的标准:0-9、a-f、z、x称作数字位(digit);表⽰数字正负的’+‘和’-‘视作⼀元操作符(unary operator); 常说的⼆进制、⼋进制、⼗进制、⼗六进制称作数字的基(base);其在Verilog中的表⽰’b’、‘o’、‘d’、'h’称作基格式(base format)字符;表⽰常数的bit数称作size。Verilog使⽤到的字符都是不区分⼤⼩写的。 另外要明⽩⼆进制数本⾝的运算规则与⼀个数是signed还是unsigned、⼩数点在哪个位置没有任何关系,这些只是设计者⼈为的规定。但 是在代码设计时,要标识清楚数据是signed或unsigned,⽬的有两个:(1).对设计者的提⽰;(2).⼀些操作符、IP核的数据端⼝,对 数据是signed或unsigned的“⾝份”有要求。 如果⼀个数是负数(前⾯加了’-’),那么它必定采⽤的是⼆进制补码形式。 ⽅式 1 常数赋值有两种,⼀种为直接赋值(符号+⼀串数字位),采⽤这种⽅式赋值时,默认数据是sigend形式。如下⾯⼀个简单的⽰例: module test ( input clk , output reg [ 31 : 0 ] c ); wire [ 31 : 0 ] a , b ; assign a =
- 595 ; assign b =
- 10 ; always @ ( posedge clk ) c |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |