本发明涉及半导体集成电路领域，且特别涉及一种mip平板电容结构及其形成方法。

背景技术：

电容是集成电路工艺中常用的电子元器件，其可以被广泛的应用于耦合器、滤波器、振荡器以及电荷泵等电路中。

现有的集成电路电容中，常见电容结构共有：1)mos电容，即利用栅极氧化层作为绝缘层，形成的上、下极板为多晶硅、硅衬底的电容器件，常见为nmos形成于n型井内，组成的可变电容结构；2)pip(多晶硅-绝缘层-多晶硅)电容，通过两次多晶硅沉积与介于两次多晶硅沉积间绝缘层的沉积得到的：多晶硅-绝缘体-多晶硅电容结构，如图1所示，包括下极板(多晶硅)10，电容器件层间介质膜20，上极板(第二多晶硅)30，第一层金属与硅基层间介质膜40，钨通孔50；3)mim(金属-绝缘层-金属)电容，即利用两层金属及位于之间的介质层形成的电容结构，该类电容结构通常上极板需要额外光罩、曝光及刻蚀形成，并且需要通过同样的孔将上下极板接入到电路中，上下极板的高度差带来工艺控制的难度；4)mom电容，该类电容仅仅利用金属连线层之间寄生的电容，采用上下层及同层侧壁间耦合电容，通过大量的版图结构得到较大的电容值；5)mip电容，比较于pip电容，mip电容的上极板形成采用金属材质，该结构节省了一次多晶硅沉积与刻蚀；常规的上极板金属采用互联线中第一层金属(metal1)，因此也存在缺点为上下极板材质与厚度不可调节，如图2所示，其包括下极板(多晶硅)10，第一层金属与硅基层间介质膜40，钨通孔50，上极板(第一层金属互联线)60；另一种可行方案为上极板金属采用额外曝光形成的介于互联线第一层金属(metal1)与多晶硅直接的额外的金属层，这样得到了上下极板材质与厚度可调节的mip电容，缺点为增加一层光罩以及相应带来的金属沉积与刻蚀等工艺步骤，额外的，由于此金属层与多晶硅同样需要利用第一层通孔(钨通孔)进行连接到第一层金属层，存在的高度差带来了额外的工艺控制与难度。

技术实现要素：

本发明提出一种mip平板电容结构及其形成方法，本发明的平板电容结构中以多晶硅作为它的下极板，以金属连线层作为它的上极板，特殊地，上极板区域由刻蚀定义，上、下极板间距可调节；因此，比较常规mip电容结构，利用刻蚀定义下极板区域，并做到可调节上、下极板间距，不增加光罩的前提下提升性能，降低工艺难度；比较常规pip电容结构，本发明省略了多晶硅的沉积等步骤，达到节省成本的目的。

为了达到上述目的，本发明提出一种mip平板电容结构，包括：硅衬底、浅沟槽隔离区、下极板、绝缘层及上极板，其中，所述下极板为多晶硅，所述上极板为通过刻蚀形成沟槽并填充第一层互联金属向下凸起形成。

进一步的，所述电容下极板为多晶硅介质，形成方式及结构等同于逻辑mos器件的栅极，位于下极板下方为浅沟槽隔离区，目的为隔离衬底，减小寄生影响。

进一步的，所述绝缘层为电容层间介质膜，其为非导电介质，其厚度可通过工艺步骤调节，并通过调节层间膜厚度及材质，得到不同容值及精度的电容器件。

进一步的，所述上极板的第一层互联金属通过刻蚀形成接近于下极板的沟槽，其中所述沟槽俯视为方形、矩形、多边形、椭圆形或者圆形。

进一步的，所述沟槽横切面中，侧壁同底平面的夹角在0度至160度之间。

为了达到上述目的，本发明提出一种mip平板电容的形成方法，包括下列步骤：

在硅衬底上淀积二氧化硅层；

在所述二氧化硅层上沉积多晶硅层形成平板电容下极板；

在所述平板电容下极板上沉积形成电容层间介质膜；

在所述平板电容层间介质膜上方沉积形成第一层金属与硅基层间介质膜，并通过化学机械研磨得到平整表面；

在上述结构上形成钨塞通孔，所述通孔连接逻辑器件及所述电容下极板；

在上述结构上沉积形成第一层金属层间绝缘介质膜；

对所述第一层金属层间绝缘介质膜进行光刻、刻蚀处理，定义出上极板区域的沟槽结构，该刻蚀停止层为电容层间介质膜；

利用第一层互联金属的光罩，通过光刻、刻蚀步骤，形成第一层互联金属区域；

在上述结构上进行金属沉积，并通过金属研磨处理，形成第一层互联金属层，从而形成电容上极板。

进一步的，所述电容层间介质膜根据设定选择不同的厚度及材质。

进一步的，所述沟槽结构俯视为方形、矩形、多边形、椭圆形或者圆形。

进一步的，所述沟槽结构横切面中，侧壁同底平面的夹角在0度至160度之间。

本发明提出的mip平板电容结构及其形成方法，本发明的平板电容结构中以多晶硅作为它的下极板，以金属连线层作为它的上极板，特殊地，上极板区域由刻蚀定义，上、下极板间距可调节；因此，比较常规mip电容结构，利用刻蚀定义下极板区域，并做到可调节上、下极板间距，不增加光罩的前提下提升性能，降低工艺难度；比较常规pip电容结构，本发明省略了多晶硅的沉积等步骤，达到节省成本的目的。

附图说明

图1所示为现有技术中pip电容结构示意图。

图2所示为现有技术中mip电容结构示意图。

图3所示为本发明较佳实施例的mip平板电容结构示意图。

图4～图10所示为本发明较佳实施例的mip平板电容的形成方法中各步骤的结构示意图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

本发明提出一种mip平板电容结构，包括：硅衬底、浅沟槽隔离区、下极板、绝缘层及上极板，其中，所述下极板为多晶硅，所述上极板为通过刻蚀形成沟槽并填充第一层互联金属向下凸起形成。

请参考图3，图3所示为本发明较佳实施例的mip平板电容结构示意图，其包括下极板(多晶硅)100，电容器件层间介质膜200，第一层金属与硅基层间介质膜300，上极板(第一层金属互联线)400，第一层金属层间绝缘介质膜500，钨通孔600。

根据本发明较佳实施例，所述电容下极板为多晶硅介质，形成方式及结构等同于逻辑mos器件的栅极，位于下极板下方为浅沟槽隔离区(或局部氧化隔离区)，目的为隔离衬底，减小寄生影响。

所述绝缘层为电容层间介质膜，其为非导电介质，包括但不限于二氧化硅、氮化硅等，其厚度可通过工艺步骤调节，并通过调节层间膜厚度及材质(介电常数)，得到不同容值及精度的电容器件。

所述电容上极板为第一层互联金属，区别于常规mip器件，该层金属通过前刻蚀步骤，形成更接近于下极板的上极板沟槽，其中所述沟槽俯视为方形、矩形、多边形、椭圆形或者圆形等。进一步的，所述沟槽横切面中，侧壁同底平面的夹角在0度至160度之间。

本发明的电容上极板沟槽内，通过后续工艺步骤，填充第一层互联金属，因此，区别于常规增加光罩的mip或pip器件，本专利电容器件上极板材料仍然采用第一层互联金属，并且上极板连接到电路中无需通过通孔连接，即，该电容器件上极板通过沟槽刻蚀的侧壁形成第一层互联金属的通道，连接至第一层互联金属。

图4～图10所示为本发明较佳实施例的mip平板电容的形成方法中各步骤的结构示意图。本发明提出一种mip平板电容的形成方法，包括下列步骤：

在硅衬底上淀积二氧化硅层(形成栅极隔离氧化层)；

在所述二氧化硅层上沉积多晶硅层形成平板电容下极板100(多晶硅层，同时作为逻辑器件的栅极材料)；

在所述平板电容下极板100上沉积形成电容层间介质膜200，该层间介质膜厚度及材质均可调，如图4所示；

在所述平板电容层间介质膜200上方沉积形成第一层金属与硅基层间介质膜300，并通过化学机械研磨得到平整表面，如图5所示；

在上述结构上通过光刻、刻蚀、钨填充、钨化学机械研磨等工艺步骤形成钨塞通孔600，所述通孔连接逻辑器件及所述电容下极板，该下极板连接等同于逻辑器件栅极连接，如图6所示；

在上述结构上沉积形成第一层金属层间绝缘介质膜500，如图7所示；

对所述第一层金属层间绝缘介质膜500进行光刻、刻蚀处理，定义出上极板区域的沟槽结构，该刻蚀停止层为电容层间介质膜200，如图8所示；

利用第一层互联金属的光罩，通过光刻、刻蚀步骤，形成第一层互联金属区域，如图9所示；

在上述结构上进行金属沉积，并通过金属研磨处理，形成第一层互联金属层，从而形成电容上极板400，如图10所示。

根据本发明较佳实施例，所述电容层间介质膜根据设定选择不同的厚度及材质。所述沟槽结构俯视为方形、矩形、多边形、椭圆形或者圆形等。进一步的，所述沟槽结构横切面中，侧壁同底平面的夹角在0度至160度之间。

综上所述，本发明提出的mip平板电容结构及其形成方法，本发明的平板电容结构中以多晶硅作为它的下极板，以金属连线层作为它的上极板，特殊地，上极板区域由刻蚀定义，上、下极板间距可调节；因此，比较常规mip电容结构，利用刻蚀定义下极板区域，并做到可调节上、下极板间距，不增加光罩的前提下提升性能，降低工艺难度；比较常规pip电容结构，本发明省略了多晶硅的沉积等步骤，达到节省成本的目的。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。