Cadence仿真:NMOS管的漏端输出电阻 |
您所在的位置:网站首页 › nmos的输出阻抗 › Cadence仿真:NMOS管的漏端输出电阻 |
Cadence仿真:NMOS管的漏端输出电阻-KIA MOS管 信息来源:本站 日期:2022-10-09 分享到: Cadence仿真:NMOS管的漏端输出电阻-KIA MOS管NMOS管的漏端输出电阻 nmos管的输出电阻可以将栅端接地,在漏端加一个直流电压,测量Id ,然后作两者之间的比值即为漏端输出电阻。
做DC直流仿真,然后在ADE界面中执行菜单栏命令【Tools】→【Results Browser】,选择mos管,将id取值到计算器当中:
同样的,将漏级电压源的电压值也取值到计算器当中:
接下来,在ADE界面中执行菜单栏【Outputs】→【Setup】,添加新的公式,取名为Rout,获取计算器中的公式:
最后的ADE界面如下:
对VDD进行参数扫描,注意不要在DC扫描中设置。
最后得到的输出阻抗的曲线为:
联系方式:邹先生 联系电话:0755-83888366-8022 手机:18123972950 QQ:2880195519 联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号 请“关注”官方微信公众号:提供 MOS管 技术帮助 免责声明:本网站部分文章或图片来源其它出处,如有侵权,请联系删除。
|
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |