STM32F407

您所在的位置:网站首页 max485esa引脚 STM32F407

STM32F407

2023-10-08 03:45| 来源: 网络整理| 查看: 265

文章目录 一、前言二、SWD电路设计三、硬件设计-SWCLK与SWDIO四、代码-STM32CubeMX五、ST-LINK V2的坑

一、前言

开发STM32的电路板必须理解STM32下载与调试电路的设计,才能保证后续对STM32开发板进行程序的下载与调试。 下图是标准的JTAG/SWD下载与调试连接器(摘自微雪电子): 微雪 也有一些厂家只保留了SWD接口,下图是一种非标准的连接器(摘自硬石科技): YS-H7 目前,最多人使用的是SWD接口。在工作上,我也是只使用SWD接口。这一次的笔记记录,也是以SWD为主题展开。 SWD接口需要配合ST-LINK使用,ST-LINK的价格相对于J-LINK的价格来说,便宜太多了。 ST-LINK

二、SWD电路设计

SWD仅仅需要4根线就能完成程序的烧写与调试,配上ST-LINK价格便宜,是目前STM32开发的最好组合。 下图摘自硬石科技的F4开发板: SWD仿真接口 上图的电路,直接应用在自己的项目上是没有问题的。但是,最好还是要弄明白以下两个问题:

1. SWCLK为什么需要经过10K电阻下拉至GND? 2. SWDIO为什么需要经过10K电阻上拉至3.3V?

三、硬件设计-SWCLK与SWDIO

现在就来搞明白SWCLK下拉与SWDIO上拉的理由。 参考《STM32F4xx中文参考手册》第1247页,第33章节-调试支持。 33.4.3 从上图可以看到,其实SWDIO与SWCLK内部已经有上拉与下拉了。

SWCLK/TCK,在电路板上没有特殊建议进一步下拉

接着,查看《STM32F4xx中文参考手册》第1251页: 33.8 从上图可以看到,ARM官方建议在SWDIO上使用100k电阻上拉。但是,大部分人都只是用10k上拉。我亲自尝试过这两个方案,没有发现有什么区别。

SWDIO,在芯片内部已经有上拉,但在电路板上必须再一次上拉(100k或者10k电阻) SWCLK,在芯片内部已经有下拉,在电路板上没有特殊要求进一步下拉。

四、代码-STM32CubeMX

弄明白SWD方式的硬件设计之后,接着看代码的配置(至关重要)! STM32CubeMX 如上图所示,Debug需要选择Serial Wire(SWD方式)。至于为什么需要配置Serial Wire?原因是,STM32的GPIO口都是有复用功能。 其中,PA13与PA14都有两种功能。 如下图所示,PA13可以是JTMS,也可以是SWDIO。STM32默认是JTAG模式,所以PA13默认是JTMS,并不是SWDIO。 在Debug栏目,选择Serial Wire(SWD模式)之后,PA13是SWDIO,PA14是SWCLK。然后PA15,PB3,PB就只是普通的GPIO。 swj-dp

总之,选择Serial Wire的话,相当于“禁止JTAG-DP和使能SW-DP”,即关闭JTAG,同时开启SWD。

五、ST-LINK V2的坑

ST-LINK V2 + SWD的组合并不是完美的。也有一些坑,参考以下网址: ST-LINK V2的坑



【本文地址】


今日新闻


推荐新闻


CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3