单if语句（if-elseif-…elseif-else）综合出来的电路有优先级，从电路的角度来说，单if语句综合出来的电路类似于数据选择器，else路选通的条件是前面所有的if条件都不满足。

应该生成的电路为： 在quartus中生成的RTL为： 此时，最后一级if的优先级最低，在电路中表现为越靠前。由于综合器的不同，可能综合成的电路有所差距。

单if语句综合出来的电路也是有优先级的，越靠后的if对电路的输出起决定性作用最大。若if条件不互斥，即使前面的if条件满足，若最后一级if满足，也将选择最后一级if的内容输出。

在quartus中生成的电路为： 此时最后一级if的优先级最高，在电路中表现为越靠近输出（越靠后）。 利用多if语句的这个条件，可以用来调整电路结构，若是某个控制信号来得较晚，则可以使用多if语句，将此信号的优先级调高。 但是，在设计中尽量采用单if语句，单if语句更简单，不容易出错。

case语句一般生成无优先级的判断结构，与if语句的区别是，它的判断条件一般互斥，多用于译码电路。 在组合电路中，如果所有分支没有列出，且不使用default，则会生成latch。 当case语句的条件分支不互斥，即：

这时会生成有优先级的判断结构，加上synopsis paralle_case原语后，则是告诉综合器，所有的条件互斥，为并行结构无优先级。