根据硬件上存储原理的不同，Flash Memory 主要可以分为 NOR Flash 和 NAND Flash 两类。

根据与 CPU 端接口的不同，可以分为 Parallel NOR Flash 和 Serial NOR Flash 两类。Parallel NOR Flash 可以接入到 Host 的 SRAM/DRAM Controller 上，所存储的内容可以直接映射到 CPU 地址空间，不需要拷贝到 RAM 中即可被 CPU 访问，因而支持片上执行。Serial NOR Flash 的成本比 Parallel NOR Flash 低，主要通过 SPI 接口与 Host 连接。

鉴于 NOR Flash 擦写速度慢，成本高等特性，NOR Flash 主要应用于小容量、内容更新少的场景，例如 PC 主板 BIOS、路由器系统存储等。

2、NAND FLASH

NAND Flash 需要通过专门的 NFI（NAND Flash Interface）与 Host 端进行通信，如下图所示：

NAND Flash 根据每个存储单元内存储比特个数的不同，可以分为 SLC（Single-Level Cell）、MLC（Multi-Level Cell） 和 TLC（Triple-Level Cell） 三类。其中，在一个存储单元中，SLC 可以存储 1 个比特，MLC 可以存储 2 个比特，TLC 则可以存储 3 个比特。

NAND Flash 的一个存储单元内部，是通过不同的电压等级，来表示其所存储的信息的。在 SLC 中，存储单元的电压被分为两个等级，分别表示 0 和 1 两个状态，即 1 个比特。在 MLC 中，存储单元的电压则被分为 4 个等级，分别表示 00 01 10 11 四个状态，即 2 个比特位。同理，在 TLC 中，存储单元的电压被分为 8 个等级，存储 3 个比特信息。

  NAND Flash 的单个存储单元存储的比特位越多，读写性能会越差，寿命也越短，但是成本会更低。

相比于 NOR Flash，NAND Flash 写入性能好，大容量下成本低。目前，绝大部分手机和平板等移动设备中所使用的 eMMC 内部的 Flash Memory 都属于 NAND Flash，PC 中的固态硬盘中也是使用 NAND Flash。

3、NOR FLASH和NAND FLASH 差异

NOR FLASH和NAND FLASH主要的差异如下所示：

（1）性能比较:

● NOR的读速度比NAND稍快一些。● NAND的写入速度比NOR快很多。● NAND的4ms擦除速度远比NOR的5s快。● 大多数写入操作需要先进行擦除操作。● NAND的擦除单元更小，相应的擦除电路更少。

（2）接口差别:

NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。

（3）容量和成本:

NOR flash占据了容量为1～16MB闪存市场的大部分，而NAND flash只是用在8～128MB的产品当中，这也说明NOR主要应用在代码存储介质中，NAND适合于数据存储。

（4）可靠性和耐用性:

A) 寿命(耐用性)

在NAND闪存中每个块的最大擦写次数是一百万次，而NOR的擦写次数是十万次。NAND存器除了具有10比1的块擦除周期优势，典型的NAND块尺寸要比NOR器件小8倍，每个NAND存储器块在给定的时间内的删除次数要少一些。

B) 位交换在某些情况下(很少见，NAND发生的次数要比NOR多)，一个比特(bit)位会发生反转或被报告反转了。位反转的问题更多见于NAND闪存，NAND的供应商建议使用NAND闪存的时候，同时使用EDC/ECC算法。这个问题对于用NAND存储多媒体信息时倒不是致命的。当然，如果用本地存储设备来存储操作系统、配置文件或其他敏感信息时，必须使用EDC/ECC系统以确保可靠性。

（5）易于使用:

可以非常直接地使用基于NOR的闪存，可以像其他存储器那样连接，并可以在上面直接运行代码。由于需要I/O接口，NAND要复杂得多。各种NAND器件的存取方法因厂家而异。

1、EEPROM 是什么

EEPROM (Electrically Erasable Programmable read only memory)是指带电可擦可编程只读存储器。是一种掉电后数据不丢失的存储芯片。 EEPROM 可以在电脑上或专用设备上擦除已有信息，重新编程。一般用在即插即用。

（1）在一般使用时，它是即插即用；

（2）常用在接口卡中，用来存放硬件设置数据；

（3）常用在防止软件非法拷贝的"硬件锁"上面。

3、如何使用EEPROM进行存储使用

EEPROM是通过iic总线来进行数据传输的。也就是串行传输，一根为SCL时钟信号线，另一根为SDA数据信号线（传输数据和地址也包括开始结束和ACK信号）。这两根线必须接10k的上拉电阻。所以一开始SCL，SDA都是高电平。这两根线与EEPROM的SCL，SDA线相连。iic总线每次传输8bit（一个字节）的数据。而且iic总线是串行主从结构，读和写都由主机操作，从机只能接受。

4、EEPROM的原理

由于EPROM操作的不便，后来出的主板上BIOS ROM芯片大部分都采用EEPROM（Electrically Erasable Programmable ROM，电可擦除可编程ROM）。EEPROM的擦除不需要借助于其它设备，它是以电子信号来修改其内容的，而且是以Byte为最小修改单位，不必将资料全部洗掉才能写入，彻底摆脱了EPROM Eraser和编程器的束缚。

EEPROM、FLASH、NOR FLASH、NAND FLASH其实都属于FLASH。

EEPROM是按字节为单位进行擦写的FLASH，而之后发展的FLASH都是以块为单位，为了区别，对前者称为EEPROM，而将后者统称为FLASH。

三、FLASH和EEPROM的区别

FLASH和EEPROM的最大区别是FLASH按扇区操作，EEPROM则按字节操作，二者寻址方法不同，存储单元的结构也不同，FLASH的电路结构较简单，同样容量占芯片面积较小，成本自然比EEPROM低，因而适合用作程序存储器，EEPROM则更多的用作非易失的数据存储器。当然用FLASH做数据存储器也行，但操作比EEPROM麻烦的多，所以更“人性化”的MCU设计会集成FLASH和EEPROM两种非易失性存储器，而廉价型设计往往只有FLASH，早期可电擦写型MCU则都是EEPRM结构，现在已基本上停产了。

现在的单片机,RAM主要是做运行时数据存储器,FLASH主要是程序存储器,EEPROM主要是用以在程序运行保存一些需要掉电不丢失的数据。

四、EMMC和NOR FLASH、NAND FLASH的区别

EMMC全称为Embeded MultiMedia Card，是一种嵌入式非易失性存储器系统，由NAND flash和NAND flash控制器组成，以BGA方式封装在一款chip上。

NAND flash：一种存储数据介质；若要读取其中的数据，需要外接的主控电路。

NOR flash：也是一种存储介质；它的存储空间一般比较小，但它可以不用初始化，可以在其内部运行程序，一般在其存储一些初始化内存的固件代码。

这里主要重点讲的是EMMC和NAND flash 之间的区别，主要区别如下：

(1)在组成结构上：EMMC存储芯片简化了存储器的设计，将NAND Flash芯片和控制芯片以MCP技术封装在一起，省去零组件耗用电路板的面积，同时也让手机厂商或是计算机厂商在设计新产品时的便利性大大提高。而NAND Flash仅仅只是一块存储设备，若要进行数据传输的话，只能通过主机端的控制器来进行操作。

(2)在功能上：EMMC则在其内部集成了 Flash Controller，包括了协议、擦写均衡、坏块管理、ECC校验、电源管理、时钟管理、数据存取等功能。相比于直接将NAND Flash接入到Host 端，EMMC屏蔽了 NAND Flash 的物理特性，可以减少 Host 端软件的复杂度，让 Host 端专注于上层业务，省去对 NAND Flash 进行特殊的处理。同时，EMMC通过使用Cache、Memory Array 等技术，在读写性能上也比 NAND Flash要好很多。而NAND Flash 是直接接入 Host 端的，Host 端通常需要有 NAND Flash Translation Layer，即 NFTL 或者 NAND Flash 文件系统来做坏块管理、ECC等的功能。另一方面，EMMC的读写速度也比NAND Flash的读写速度快，EMMC的读写可高达每秒50MB到100MB以上。

四、NOR FLASH,NAND FLASH,EEPROM,EMMC,TF卡

ROM, RAM, FLASH闪存,EMMC,SD卡,TF卡,这几个名词在手机和电脑等数码产品的参数中经常出现，单独看还明白是什么，放在一块，他们的主要用途和区别有时候会比较混乱，但知道他们都是存储器，放东西的，存储空间和体积有大有小、速度有快有慢、工艺有难又易，自然价格有高有低，性价比最高的使用场合也很不同。

1、ROM的分类

ROM（只读存储器）按其内容写入方式，一般分为3种：固定内容ROM；可一次编程PROM；可擦除ROM，又分为EPROM（紫外线擦除电写入）和EEPROM（电擦除电写入）等类型。

2、固定内容ROM

是采用掩模工艺制作的，其内容在出厂时已按要求固定，用户无法修改。由于固定ROM所存信息不能修改，断电后信息不消失，所以常用来存储固定的程序和数据。如在计算机中，用来存放监控、管理等专用程序。

3、PROM(Programmable ROM)

是可一次编程ROM。这种存储器在出厂时未存入数据信息。单元可视为全“0”或全“1”，用户可按设计要求将所需存入的数码“一次性地写入”，一旦写入后就不能再改变了。PROM在每一个存储单元中都接有快速熔断丝，在用户写入数据前，各存储单元相当于存入“1”。写入数据时，将应该存“0”的单元，通以足够大的电流脉冲将熔丝烧断即可。

4、EPROM(ErasablePro-grammable Read-only Memory)

为了克服PROM只能写入一次的缺点，出现了可多次擦除和编程的存储器。EPROM是可擦除可编程的ROM，电写入紫外线擦除的存储器。EPROM内容的改写不像RAM那么容易，在使用过程中，EPROM的内容是不能擦除重写的，所以仍属于只读存储器。要想改写EPROM中的内容，必须将芯片从电路板上拔下，将存储器上面的一块石英玻璃窗口对准紫外灯光照射数分钟，使存储的数据消失。擦除时间大约为10min~30min，视型号不同而异。为便于擦除操作，在器件外壳上装有透明的石英盖板，便于紫外线通过。在写好数据以后应使用不透明的纸将石英盖板遮蔽，以防止数据丢失。数据的写入可用软件编程，生成电脉冲来实现。

5、E2PROM(Electrically Erasable Programmable Read-only Memory)

是一种电写入电擦除的只读存储器，擦除时不需要紫外线，只要用加入10ms、20V左右的电脉冲即可完成擦除操作。擦除操作实际上是对E2PROM进行写“1”操作，全部存储单元均写为“1”状态，编程时只要对相关部分写为“0”即可。

一般讲Flash也是一种ROM，是EEPROM的变种，是新一代的EEPROM，它具有EEPROM擦除的快速性，结构又有所简化，进一步提高了集成度和可靠性，从而降低了成本。目前除了各种快闪存储器的产品面世外，快闪存储器还向其他应用领域拓展，例如已经应用于计算机上的可移动磁盘，以代替软磁盘。

Flash又分NAND Flash和NOR Flash，NOR型存储内容以编码为主，其功能多与运算相关；NAND型主要功能是存储资料，如数码相机中所用的记忆卡。

（1）Nor Flash：主要用来执行片上程序

优点：具有很好的读写性能和随机访问性能，因此它先得到广泛的应用；

缺点：单片容量较小且写入速度较慢，决定了其应用范围较窄。

（2）NAND Flash：主要用在大容量存储场合

优点：优秀的读写性能、较大的存储容量和性价比，因此在大容量存储领域得到了广泛的应用；

缺点：不具备随机访问性能。

TF卡：Trans-flash Card

原本这种记忆卡称为T-Flash，及后改称为Trans Flash；而重新命名为Micro SD的原因是因为被SD协会 (SDA) 采立，Micro SD卡是其最新的名字。采用的也是NAND Flash芯片作为存储核心。以前手机扩展内存用的那种黑黑的小内存卡。

EMMC(Embedded Multi Media Card）是MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。由一个嵌入式存储解决方案组成，带有MMC（多媒体卡）接口、快闪存储器设备及主控制器。所有都在一个小型的BGA 封装。接口速度高达每秒52MBytes，EMMC具有快速、可升级的性能。同时其接口电压可以是1.8V或者是3.3V。它是在NAND闪存芯片的基础上，额外集成了主控制器，并将二者“打包”封装封成一颗BGA芯片，从而减少了对PCB主板的空间占用，也是移动设备中普及度最高的存储单元。EMMC的性能会随着总线接口的升级而提升，而目前最新的标准就是EMMC 5.1。

优点：

简化手机存储器的设计。eMMC目前是当前最红的移动设备本地存储解决方案，目的在于简化手机存储器的设计，由于NAND Flash芯片的不同厂牌包括三星、KingMax、东芝（Toshiba）或海力士（Hynix）、美光（Micron）等，所以都需要根据每家公司的产品和技术特性来重新设计，而过去并没有技术能够通用所有厂牌的NAND Flash芯片。

更新速度快。每次NAND Flash制程技术改朝换代，包括70纳米演进至50纳米，再演进至40纳米或30纳米制程技术，手机客户也都要重新设计，但半导体产品每1年制程技术都会推陈出新，存储器问题也拖累手机新机种推出的速度，因此像eMMC这种把所有存储器和管理NAND Flash的控制芯片都包在1颗MCP上的概念，随着不断地发展逐渐流行在市场中。

加速产品研发速度。eMMC的设计概念，就是为了简化手机内存储器的使用，将NAND Flash芯片和控制芯片设计成1颗MCP芯片，手机客户只需要采购eMMC芯片，放进新手机中，不需处理其它繁复的NAND Flash兼容性和管理问题，最大优点是缩短新产品的上市周期和研发成本，加速产品的推陈出新速度。

可以看出eMMC其实是一个有管理员的NAND Flash，主要功能还是存储。

DDR SDRAM

引脚功能

DDR常用颗粒的规范参数

DDR SDRAM设计中的要点

DDR的电源可以分为三类

A.主电源VDD和VDDQ，主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用。

有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，单调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片，及芯片个数等进行计算。由于DDR的电流一般都比较大，所以PCB设计时，如果有一个完整的电源平面铺到管脚上，是最理想的状态，并且在电源入口加大电容储能，每个管脚上加一个100nF~10nF的小电容滤波。

B.参考电源Vref，参考电源Vref要求跟随VDDQ，并且Vref=VDDQ/2，所以可以使用电源芯片提供，也可以采用电阻分压的方式得到。由于Vref一般电流较小，在几个mA~几十mA的数量级，所以用电阻分压的方式，即节约成本，又能在布局上比较灵活，放置的离Vref管脚比较近，紧密的跟随VDDQ电压，所以建议使用此种方式。需要注意分压用的电阻在100~10K均可，需要使用1%精度的电阻。 Vref参考电压的每个管脚上需要加10nF的点容滤波，并且每个分压电阻上也并联一个电容较好。

C、用于匹配的电压VTT(Tracking Termination Voltage)VTT为匹配电阻上拉到的电源，VTT=VDDQ/2。DDR的设计中，根据拓扑结构的不同，有的设计使用不到VTT，如控制器带的DDR器件比较少的情况下。如果使用VTT，则VTT的电流要求是比较大的，所以需要走线使用铜皮铺过去。并且VTT要求电源即可以吸电流，又可以灌电流才可以。一般情况下可以使用专门为DDR设计的产生VTT的电源芯片来满足要求。

而且，每个拉到VTT的电阻旁一般放一个10Nf~100nF的电容，整个VTT电路上需要有uF级大电容进行储能。

在华为的设计中，在使用DDR颗粒的情况下，已经基本全部不使用VTT电源，全部采用电阻上下拉的戴维南匹配，只有在使用内存条的情况下才使用VTT电源。

一般情况下，DDR的数据线都是一驱一的拓扑结构，且DDR2和DDR3内部都有ODT做匹配，所以不需要拉到VTT做匹配即可得到较好的信号质量。DDR2的地址和控制信号线如果是多负载的情况下，会有一驱多，并且内部没有ODT，其拓扑结构为走T型的结构，所以常常需要使用VTT进行信号质量的匹配控制。DDR3可以采用Fly-by方式走线：

一个DDR3设计案例，来分析对比采用高阻抗负载走线和采用主线和负载走线同阻抗两种情况的差异。

从以上仿真波形可以看出，使用较高阻抗负载走线的Case2在信号质量上明显优于分支主线都采用同一种阻抗的Case1设计。而且对靠近驱动端的负载影响最大，远离驱动端的最末端的负载影响较小。这个正是前面所分析到的，负载的分布电容导致了负载线部分的阻抗降低，如果采用主线和负载线同阻抗设计，反而导致了阻抗不连续的发生。把负载走线设计为较高的阻抗，用于平衡负载引入的分布电容，从而可以达到整条走线阻抗平衡的目的。

通过提高负载走线阻抗来平衡负载电容的做法，其实在以往的菊花链设计中是经常用到的方法。DDR3称这种拓扑为fly-by，其实是有一定的含义的，意在强调负载stub走线足够的短。

2. 时钟

DDR的时钟为差分走线，一般使用终端并联100欧姆的匹配方式，差分走线差分对控制阻抗为100ohm，单端线50ohm。需要注意的是，差分线也可以使用串联匹配，使用串联匹配的好处是可以控制差分信号的上升沿缓度，对EMI可能会有一定的作用。

3. 数据和DQS

DQS信号相当于数据信号的参考时钟，它在走线时需要保持和CLK信号保持等长。DQS在DDR2以下为单端信号，DDR2可作为差分信号，也可做单端，做单端时需要将DQS-接地，而DDR3为差分信号，需要走线100ohm差分线。由于内部有ODT，所以DQS不需要终端并联100ohm电阻。每8bit数据信号对应一组DQS信号。

DQS信号在走线时需要与同组的DQS信号保持等长，控制单端50ohm的阻抗。在写数据时,DQ和DQS的中间对齐，在读数据时，DQ和DQS的边沿对齐。DQ信号多为一驱一，并且DDR2和DDR3有内部的ODT匹配，所以一般在进行串联匹配就可以了。

4. 地址和控制

地址和控制信号速度没有DQ的速度快，以时钟的上升沿为依据采样，所以需要与时钟走线保持等长。但如果使用多片DDR时，地址和控制信号为一驱多的关系，需要注意匹配方式是否适合。

5. PCB布局注意事项

PCB布局时，需要把DDR颗粒尽量靠近DDR控制器放置。每个电源管脚需要放置一个滤波电容，整个电源上需要有10uF以上大电容放在电源入口的位置上。电源最好使用独立的层铺到管脚上去。串联匹配的电阻最好放在源端，如果是双向信号，那么要统一放在同一端。如果是一驱多的DDR匹配结构，VTT上拉电阻需要放在最远端，注意芯片的排布需要平衡。下图是几种DDR的拓扑结构，首先，一驱二的情况下分为树状结构，菊花链和Fly-by结构，Fly-by是一种STUB很小的菊花链结构。DDR2和DDR3走菊花链结构都是比较适合的。走树状结构可以把两片芯片贴在PCB的正反两面，对贴减小分叉的长度。一驱多的DDR拓扑结构比较复杂，需要仔细进行仿真。

6. PCB布线注意事项

（1）PCB布线时，单端走线走50ohm，差分走线走100ohm阻抗。

（2）注意控制差分线等长±10mil以内，同组走线根据速度的要求也有不同，一般为±50mil。

（3）控制和地址线及DQS线和时钟等长，DQ数据线和同组的DQS线等长。

（4）注意时钟及DQS和其他的信号要分开3W以上距离。

（5）组间信号也要拉开至少3W宽的距离。

（6）同一组信号最好在同一层布线。

（7）尽量减少过孔的数目。

7. EMI问题

DDR由于其速度快，访问频繁，所以在许多设计中需要考虑其对外的干扰性，在设计时需要注意以下几点：

（1）原理有性能指标要求的，易受干扰的电路模块和信号，如模拟信号，射频信号，时钟信号等，防止DDR对其干扰，影响指标。

（2）DDR的电源和不要与其他易受干扰的电源模块使用同一电源，如必须使用同一电源，要注意使用电感、磁珠或电容进行滤波隔离处理。

（3）在时钟及DQS信号线上，预留一些可以增加的串联电阻和并联电容的位置，在EMI超出标准时，在信号完整性允许的范围内增大串联电阻或对地电容，使其信号上升延变缓，减少对外的辐射。

（4）进行屏蔽处理，使用金属外壳的屏蔽结构，屏蔽对外辐射。

注意保持地的完整性。