FPGA在校学习记录系列 |
您所在的位置：网站首页 › fpga16进制计数器 › FPGA在校学习记录系列 |
FPGA在校学习记录系列
|
此系列记录FPGA在学校的学习过程。 目录 1.创建新的工程和开发板烧录在下面链接2.基础的60进制计数器3.带暂停按键的60进制计数器FPGA系列 需要用到的软硬件： 软件：Quartus II 15.0 (64-bit) 新建工程链接: FPGA在校学习记录系列—新建一个FPGA工程编写程序并仿真（Verilog HDL） 开发板烧录链接: FPGA在校学习记录系列—实验4不同状态的LED+开发板（Verilog HDL） 这次创建的新工程名字为：CNT_60 2.基础的60进制计数器 module CNT_60 #( parameter CNT_MAX = 6249999 //最大计数值 这里是0.25秒 ) ( input i_clk, input clr, //清零 input en, input select, //选择 input cin_units, output reg [3:0] units, //个位 output reg [7:0] units_display, //数码管显示个位 output reg [3:0] tens, //十位 output reg [7:0] tens_display, //数码管显示十位 output reg sec_clk, count_units ); reg [31:0] count; always @(posedge i_clk or negedge en) begin if(!en) begin count |
硬件： 5CEBA4F23C7芯片【本文地址】
今日新闻 |
推荐新闻 |