用 DMA 方式传送数据时，传送过程完全由 DMA 控制器（DMAC）控制。其基本功能：

8237A 是高性能可编程 DMA 控制器，主要特点：

8237A 的两种工作状态 1）从态方式 开始 DMA 传送前，8237A 是系统总线的从属设备，由CPU对它进行编程，如指定通道、传送方式和类型、内存单元起始地址、地址是递增还是递减以及要传送的总字节数等等；CPU也可读取 DMAC 的状态。 2）主态方式 当 8237A 取得总线控制权后，它就完全控制了系统，使I/O设备和存储器之间或者存储器与存储器之间进行直接的数据传送。

8237A 芯片的内部结构和外部连接与这两种工作状态密切相关。

时序与控制逻辑 从态时，接收系统时钟、复位、片选和读/写等信号，完成相应控制操作；主态时, 向系统发控制信号。 其中与设备相连的是 IOR ‾ , IOW ‾ \overline {\text{IOR}},\overline {\text{IOW}} IOR,IOW ，其他的要么和CPU相连，要么和系统总线相连。 MEMR ‾ , MEMW ‾ \overline {\text {MEMR}},\overline {\text{MEMW}} MEMR,MEMW 是主态时进行内存读写的命令。

优先级编码电路 对同时提出 DMA 请求 HRQ(Hold Request) 的多个通道进行排队判优，决定哪个通道优先级最高，然后进行响应 HLDA(Hold Acknowledge)。 可选固定或循环优先级。某个优先级高的设备服务时，禁止其它通道请求。

数据和地址缓冲器组 8237A的 A7~A4(单向输出)、A3~A0(双向：从态时 A3-A0 输入有4根线，说明占了 16 个端口地址；主态时：A3-A0、A7-A4、DB7-DB0 共16根地址线往内存输出，读或写数据) 为地址线； DB7~DB0 在从态时传输(CPU配置或读取DMA的)数据，主态时传送地址。它们都与三态缓冲器相连，便于接管或释放。

命令控制逻辑 从态时接收CPU送来的寄存器选择信号（A3~A0），选择寄存器；主态时译码方式字的 D1D0 ，以确定操作类型。A3~A0 与 IOR \text{IOR} IOR 、 IOW \text{IOW} IOW 配合组成各种操作命令。

内部寄存器组 每通道有 16 位基址寄存器、基字计数器、当前地址寄存器、当前字计数器以及 6 位工作方式寄存器。 片内还有命令寄存器、屏蔽寄存器、请求寄存器、状态寄存器和暂存寄存器。 不可编程的字数暂存器和地址暂存器。

8237A 为 40 引脚 DIP 封装, 引脚排列：

8237A的内部可编程寄存器主要有 10 种：

当前地址寄存器 16 位，每通道 1 个，存放 DMA 传送的存储器地址值。每传送 1 个数据，地址值自动 +1 或 -1 ，指向下个单元。 编程时可写入初值，也可被读出，但每次只能读/写 8 位，所以读/写要两次完成。 自动预置操作方式，在 EOP \text{EOP} EOP 有效时，会重装入基地址值。

当前字计数寄存器 16 位，每通道 1 个，编程时置其初值为实际传送字节数少1。每传送 1 字节，自动 -1 。由 0~FFFFH 时，将产生终止计数信号TC 。 自动预置操作方式，在 EOP \text{EOP} EOP 有效时，会重装入基字计数寄存器的内容。

基地址寄存器 16 位，每通道 1 个，存放通道当前地址寄存器初值，与当前地址寄存器地址一样，编程时写入相同值。 其内容不能读出和修改。用在自动预置操作时，使当前地址寄存器恢复到初值。

基字计数寄存器 16 位，每通道 1 个，存放通道当前字计数器初值，该值也是编程时与当前字计数器一起写入的。 其内容不能读出和修改，用于自动预置操作时，使当前字计数器恢复到初值。

命令寄存器 全局，8 位，控制 8237A 的操作。由CPU编程来设置 8327A 操作方式， 复位时清除。

工作方式寄存器 6 位，每通道 1 个，选择 DMA 的传送方式和类型等，格式：

D1D0 位：选择通道，并进一步由 D2-D7 指定选定通道的工作方式。这样 4 个通道可合用 1 个方式寄存器。

D3D2 位：决定所选通道的 DMA 操作类型。从 3 种 DMA 传送类型中选定一种： 10：读传送，存储器->I/O设备, 发 MEMR ‾ , IOW ‾ \overline {\text{MEMR}},\overline {\text{IOW}} MEMR,IOW ， 01：写传送，存储器存储器传送时，保存所传送的数据。其中始终保存着最后 1 个传送的字节，RESET 信号会将其清除。编程状态下，可由CPU读出这个字节。

软件命令 编程状态下，8237A 可执行 3 个附加的特殊软件命令，只要对特定端口进行一次写操作，命令就会生效。 1）清除先/后触发器 8237A 仅 8 根数据线，而地址寄存器和字计数器均为 16 位，CPU要分两次读写。先/后触发器控制高低字节读写次序。清 0 读写低 8 位，随后自动置 1 ，读写高 8 位。接着又清 0 ，… 。对该触发器所在的寄存器执行一次写操作便清 0 ，复位和 EOP \text{EOP} EOP 信号有效也将它清为 0 。 2）主清命令 主清命令也称为复位命令，功能与 RESET 信号同，它可使命令寄存器、状态寄存器、请求寄存器、暂存寄存器和内部先/后触发器均清 0 ，而把屏蔽寄存器置 1 。复位后，8237A 进入空闲状态。 3）清除屏蔽寄存器 该命令能清除 4 个通道的全部屏蔽位，允许各通道接受 DMA 请求。

各寄存器的端口地址 对 8237A 内部寄存器读写时， CS ‾ \overline {\text{CS}} CS 端必须为低电平，该信号由高位地址经I/O译码后产生。 A3~A0 线选择不同寄存器，共占 16 个I/O端口地址。常将它们与地址总线低 4 位 A3~A0 相连，选择各寄存器。 例如，PC/XT 机中，地址 A9~A4=000000 时，经I/O译码电路选中 8237A，使其有效。 地址 A3~A0 与 8237A 的 A3~A 0脚连接实现片内寻址。因此基地址 =00H，记为 DMA=00H 。由此可得其他寄存器的地址，如DMA+00H 为通道 0 基地址与当前地址寄存器地址，DMA+08H 为状态寄存器地址等：

空闲周期 SI ：未发生 DMA 请求时

过渡状态 S0 ：DMAC 发出 HRQ 之后，收到 HLDA 之前。

有效周期：DMAC 收到 HLDA 之后，接管总线： 包括 4 个状态周期(S1、S2、S3、S4)，慢速I/O或M还可通过令 READY=0 申请插入 SW ，8237A-5 在 S3 中检测 READY ，SW 中的操作同 S3 ：

扩展写：写提前到与读同时开始(S3)，与读一样扩展到 2 个时钟周期。 压缩时序：去掉 S3 ，读与写同为 1 个时钟周期。 SW ：慢速I/O或M传送时，在 S3 和 S4 间插入 SW 。

PC机的DMA系统：

第一代PC机中的地址是 20 位的，而 8237A 是 16 位的。为此需要一个 74LS670 扩展地址。

74LS670 的 RA,RB 和 DACK2,DACK3 连接，内有 4 个 4 位寄存器。读写分开控制：

如何提供存储器的地址：

如何对I/O设备寻址，用 DACK 信号取代芯片选择和片内端口选择：

单片 DMAC 的 DMA 系统：4 个通道；8 位传送；1MB 寻址；64KB 计数 双片DMAC的DMA系统：

如果我们打开设备管理器，可以在直接内存访问控制器中看到上图双片DMAC结构中，出现的端口地址。

注意事项：

初始化编程： ① PC机检测芯片（8 个 16 位寄存器全 1 、全 0 的读写）及加载校验方式：

例：利用级联的 IBM PC/AT 的 8237 主片通道 5 ，将内存其始地址为 80000H 的280H 字节的内容直接输出到外部设备。

DMA控制器与I/O设备的连接：DMAEN 是 DMA 申请允许信号；软盘接口中的数据输出寄存器（3F2H）的 D3 位控制，高有效

ROM-BIOS 中软盘 DMA_SETUP：

字节数/扇段在磁盘基址区 DISK_BASE 的 3 号单元