对预取概念理解之前，先来复习下DDR颗粒位宽的概念。上一篇文章说了，一个Memory Array中由行地址和列地址的交叉选中一个位，若两个Array叠加在一起，就同时选中了两个Bit，位宽是X2。若四个Array叠加到一起，就能够同时选中四个Bit，位宽则是X4。也就是说，对一个X4位宽的DDR 颗粒，如果给出行地址和列地址，就会同时输出4个Bit到DQ数据线上。

进入DDR时代之后，就有了prefetch技术，DDR1是两位预取（2-bit Prefetch）有的公司则贴切的称之为2-n Prefetch（n代表芯片位宽）。DDR2是四位预取（4-bit Prefetch），DDR3和DDR4都是八位预取（8-bit Prefetch）。

在一个时钟周期中，同时将相邻列地址的数据一起取出来，这个是并排取出来的，相当于拓宽车道。并行取出DRAM数据,再由列地址0/1/2（DDR1使用列0，DDR2使用列0和列1，DDR3使用列0,1和2）选择输出。

下图为更宏观展现：

下篇文章将探讨有关内存的三种频率，核心频率，IO频率，有效传输速率。

参考文章：https://www.expreview.com/168-5.html