用微信扫码二维码

分享至好友和朋友圈

采用并行传输技术的双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，DDRSDRAM)是现代高速数字系统的主流应用，主控芯片与DDR存储器之间互联结构的信号完整性是保证整个系统运行的关键。DDR拓扑的走线方式、阻抗匹配、端接方式、传输线的反射与串扰等问题是决定DDRx并行总线信号完整性的关键因素，也是系统设计研究的重点[1-3]。

随着现代数字系统数据传输速率越来越高，系统布线越来越密集，信号之间的串扰问题越来越突出[1]。对于信号串扰的研究主要集中在连接器、芯片封装与近间距的平行走线之间，过孔间的串扰问题是容易被忽略的因素。然而，对于采用系统级封装(System in Package，SiP)[4-5]的高速大容量DDR来说，系统集成度进一步提高，高速多层过孔普遍存在，造成过孔Z方向长度远大于水平方向的间距，成为不可忽视的问题。

本文详细内容请下载：。

作者信息：

张景辉，曾燕萍，王梦雅，周倩蓉，闫传荣

(中国电子科技集团公司第五十八研究所，江苏 无锡214072)

特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。

Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.