一、新建工程中选择

二、配置硬件

三、运行在truce窗口可以看到有报文

四、配置触发类型

例如本次触发类型为CRCDel位为1(隐性)，则可以干扰其后一位为AckSlot。

五、配置干扰序列

添加一个序列，这里的序列可以选择显性、隐性和干扰成隐性，下方位序列的长度，前面为波特率，后面为tick。

因为VH6501中的FPGA时钟频率是160Mhz，所以一个tick就是6.25ns，而CAN总线速率100kbit，每个bit为10us，所以要使干扰一个bit，vh6501中的tick就应该为1600个tick=1bit（100kbit，CANBUS）。

六、设置循环次数

因为CAN总线错误计数器为255才会busoff，所以设置循环次数32，错误一次计算器+8，32*8=256>255,总线会关闭。

----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

七、帧触发，CAPL编程