实验4 存储器原理实验―双端口存储器工作原理

一、实验目的

（1）       了解双端口静态存储器IDT7132的工作特性及使用方法。

（2）       了解半导体存储器如何读写。

二、实验设备

TEC-4计算机组成原理实验系统1台

数字万用表1只

三、实验电路

图1给出双端口存储器的实验电路图，其中IDT7132为2K*8的芯片，它的使用与教材上讲的IDT7133相似，在图中输入地址A8-A10接地，实际可使用的存储容量为256字节。左端口的数据部分与数据总线DBUS7-DBUS0相联；右端口的数据引脚与指令传输线IN7-IN0连接，显示地址和IR中的数据用IR/DBUS切换。左端口地址由AR1提供，右端口地址由AR2（两片74HC298）提供，向AR1、AR2输入地址时注意，应切换AR1/AR2开关。

左端口

右端口

CEL#（低有效）

芯片CER#（内部经过一个反向器，低有效），但是控制信号CER=1(高有效)

LRW（1=读，0=写）

RRW（1=读，0=写，RRW已接固定高电平

）

OEL#（低电平，仿真已经设置）

OER# （OER#固定接低电平）

  地址和输入数据均由SW7-SW0输入，左、右地址分别存在AR1、AR2中，并在输入时要注意AR1/AR2的切换。

四、实验步骤

1、  控制信号参考本实验指导附图，IAR_BUS接VCC，ALU_BUS接GND，AR1_INC接GND，M3接VCC，控制信号参考本实验指导附图（预习时，在仿真软件选择实验二：双端口存储器原理，接线按照TEC4仿真面板要求）。

2、  为了实现双端口RAM的左、右端口的操作，将所需要的控制信号与拨动开关相连，用拨动开关完成控制。DP=1，DB=0，DZ=0

3、  合上电源，按CLR#

4、  从左端口输入数据

（IR/DBUS=DBUS，AR1/AR2=AR1）

向10H单元送入11H

5、  从右端口读出数据送入IR中

从右端口读出存储器10H单元的数据，读出的数据送入IR中并在控制台的IR指示灯上显示。（AR1/AR2=AR2，IR/DBUS=IR）

       以上第1-5步骤可以在仿真软件中提前预习。

6、  关闭电源。取下所有导线，按照以下图2数据通路总图和图3 图片所示的方法，将控制器产生的控制信号与存储器部分的接线端孔相连接，连线如下：

时序发生器的输入TJI接控制存储器的输出TJ。

控制器的输出LDAR1、AR1_INC、SW_BUS#、CEL#、LRW依次与数据通路的对应信号连接。参考图4微程序流程图，通过SWC SWB SWA的设置选择KWE写存储器，以及后续采用KRD读存储器。

（1）            令DP = 0，DB = 0，DZ =0，使实验系统处于连续运行状态。令SWC = 0、SWB = 1、SWA = 0，使实验系统处于写双端口存储器工作方式KWE，KWE的微程序流程图见图4。

按CLR#按钮，使实验系统处于初始状态。

A置SW7―SW0为80H，按QD按钮，将80H写入AR1。

B． 置SW7―SW0 为01H，按QD按钮，将01H写入存储器80H单元。AR1自动加1，变为81H。

C． 置SW7―SW0为02H，按QD按钮，将02H写入存储器81H单元。AR1自动加1，变为82H。

（2）           令DP = 0，DB = 0，DZ =0，使实验系统处于连续运行状态。令SWC = 0、SWB = 0、SWA = 1，使实验系统处于读双端口存储器工作方式KRD，KRD的微程序流程图见图4。

按CLR#按钮，使实验系统处于初始状态。

A置SW7―SW0为80H，按QD按钮，将80H写入AR1。按QD按钮，读出该存储单元的数据。

B 按QD,AR1自动加1，变为81H。按QD可读出该单元的存储数据。

实验报告要求

1、 实验目的、内容。

2、实验总结

（1）       实验中问题及解决方法。

（2） 在什么情况下出现冲突？出现冲突后，左/右端口在何种条件下可被访问？

3、打开仿真面板左下角， 参照本实验指导“数据通路总体图”和存储器原理图，从存储器左端口在10H单元存入数据AAH后，并从做左端口读出10H单元中的数据，存入寄存器R1中，并从B端口读出R1的内容输出到总线。写出实现这个功能所需步骤中操作控制信号，按照操作控制信号有效的先后顺序写出。

4、回答问题

  根据数据通路总图分析，指令和数据输入到存储器采用在哪种控制台方式？若程序执行应该在哪种控制台方式？

图1存储器原理图

图2数据通路总图

图3接线图

图4

1