三、VHDL语言基础 |
您所在的位置：网站首页 › VHDL语言的编写步骤 › 三、VHDL语言基础 |
三、VHDL语言基础
|
正文：
1 VHDL简介
VHDL的全称为VHSIC硬件描述语言（VHSIC Hardware Description Language），VHSIC: Very High Speed Integrated Circuit 1.1 历史1980 – 美国国防部设立一个基金，在VHSIC项目之下开设了一个子课题，研究标准的硬件描述语言，1982诞生VHDL。1987 – IEEE 将其修正为 IEEE 标准：10761993 – 修正了VHDL语言，升级至IEEE 1076-1993 1.2 产生原因为什么使用VHDL ？原理图图形化设计缺点？答：大型设计，原理图连接太复杂，检查错误太困难通过使用高级语言对你的设计做描述，可以分析语法错误，综合后效率可能更高，时间成本更好。 2 VHDL的基本结构
VHDL的基本设计单元结构：程序包说明、实体说明、结构体说明三部分。 -- 库、程序包的说明调用 Library IEEE; use IEEE.Std_Logic_1164.ALL; -- 实体声明 Entity FreDevider is port ( Clock: IN Std_logic; Clkout: OUT Std_logic ); END; -- 结构体定义 Architecture Behavior Of FreDevider is signal Clk:Std_Logic; -- 中间临时变量 begin process(Clock) begin IF rising_edge(Clock) THEN Clk |
【本文地址】
今日新闻 |
推荐新闻 |