Verilog快速入门（11）

您所在的位置：网站首页 › 8线3线优先编码器设计实验报告 › Verilog快速入门（11）

Verilog快速入门（11）

2024-07-09 17:24| 来源: 网络整理| 查看: 265

Verilog快速入门

(1) 四选一多路器 (2)异步复位的串联T触发器 (3)奇偶校验 (4)移位运算与乘法 (5)位拆分与运算 (6)使用子模块实现三输入数的大小比较 (7)4位数值比较器电路 (8)4bit超前进位加法器电路 (9)优先编码器电路① (10)用优先编码器①实现键盘编码电路 (11)8线-3线优先编码器 (12)使用8线-3线优先编码器实现16线-4线优先编码器 (13)用3-8译码器实现全减器 (14)使用3-8译码器①实现逻辑函数 (15)数据选择器实现逻辑函数 (16)状态机 (17)ROM的简单实现 (18)边沿检测

8线-3线优先编码器 Verilog快速入门一、题目描述二、解析与代码

一、题目描述

输入描述： input [7:0] I , input EI 输出描述： output wire [2:0] Y , output wire GS , output wire EO 在这里插入图片描述

二、解析与代码 `timescale 1ns/1ns module encoder_83( input [7:0] I , input EI , output wire [2:0] Y , output wire GS , output wire EO ); reg [2:0] Y_tmp=0; reg GS_tmp=0,EO_tmp=0; always@(*)begin if(!EI)begin Y_tmp

【本文地址】

Verilog快速入门（11）

Verilog快速入门（11）

今日新闻

推荐新闻