一、 实验目的 1． 掌握TTL常用逻辑门输入与输出之间的逻辑关系。 2． 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。

二、 实验所用QuartII库内器件

二输入四异或门 74LS86三态门 TRI四位二进制计数器 74LS1613-8译码器 74LS138双向移位寄存器 74LS1948位寄存器 74LS74

三、 实验内容 测试74LS86、tri、138、161、74LS194、74LS74集成电路模块，分析其输入和输出之间的逻辑关系。

四、 实验提示 1．在quartii环境下，建立工程文件，调入被测器件，将其输入管脚绑定在相应的开关上，输出管脚绑定在相应的指示灯上，建立源文件。 2．将该文件编译下载到实验平台上的FPGA内，按照所测器件的功能表逐条验证。 3．用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 4．将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。

五、 所测器件的功能表和管脚见附录。 例：实验接线图及实验结果（真值表及语言描述） （1）74LS86中包含4个异或门，可测试一个异或门即可，如图1所示。 （2）可使平台工作于模式5，图中的K1、K2绑定 在FPGA的PIO0（52）、PIO1（55）两个管脚上， LED0绑定在FPGA的PIO8（60）管脚上。 （3）测试74LS86逻辑关系接线图及测试结果

实验原理图： 74LS86：

74LS161:

74LS138:

74LS194:

74LS74:

山东大学计算机组成与设计实验 山东大学计算机组成与设计实验报告 计算机组成原理实验报告 山东大学计算机组成原理实验报告

文章目录

实验题目：基本逻辑门逻辑实验实验目的：实验软件和硬件环境：实验原理和方法：实验步骤：实验结果：

实验题目：基本逻辑门逻辑实验

实验目的：

1． 掌握TTL常用逻辑门输入与输出之间的逻辑关系。 2． 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。

实验软件和硬件环境：

软件环境： QuartusII软件

硬件环境： 1.实验室台式机 2.计算机组成与设计实验箱

实验原理和方法：

测试74LS86、tri、138、161、74LS194、74LS74集成电路模块，分析其输入和输出之间的逻辑关系。

实验步骤：

（1）在GuarttII环境下，建立工程文件，调入被测器件，将其输入管脚绑定在相应的开关上，输出管脚绑定在相应的指示灯上，创建源文件。 （2）将该文件编译下载到实验平台上的FPGA内，按照所测器件的功能表逐条验证。 （3）用试验台的电平开关输出作为被测器件的输入。拨动开关，改变器件的输入电平 （4）被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1，指示灯灭表示输出电平为。

二输入四异或门 74LS86原理图： 画完实验原理图后给他设计了pin. K1,K2绑定在FPGA的PIN_52、PIN_55两个管脚上，LED0绑定在FPGA的PIN_60管脚上。

首先，模式指示跳到5。 然后我们用Key1 和 key2来输入高和低电平。 默认K1和k2 低电平时LED0不亮

用K2给高电平的时候输出高电平。

用K1给高电平的时候输出高电平。

现在k1和k2高电平的时候输出低电平

实验结果：

*L低电平输入，H高电平输入

二输入四异或门 74LS86 当信号不同时，高电平输出。

实验目的：

(1)掌握组合逻辑电路设计的一般步骤

(2)掌握用TTL基本门电路进行组合电路设计的方法

(3)学会如何查找线路的故障

实验仪器：

(1)数字电路试验箱

(2)数字万用表

(3)集成块若干

实验原理：

实验内容：

(1)用74LS00与非门设计一个报警控制电路

某设备有开关A、B、C，具体执行时要求只有开关A接通的条件下，开关B才能接通，开关C只有开关B接通的条件下才能接通。违反这一规则，发出警报信号。设计一个由与非门组成的能实现这一功能的报警控制电路。

首先根据组合逻辑电路的设计步骤，将题目中的实际问题进行逻辑抽象，画出逻辑真值表：

根据真值表，将Y的逻辑函数式写出来：(因为是使用与非门搭建，因此先化简成最小项之和，再写成与非的形式)

之后画出与非门组成的逻辑电路：

其中，非门，可以通过改造与非门得到：通过将与非门的另一输入端连接到高电平，输出即与非门的效果相同。

之后进行电路实际连接，连接完成后进行逻辑验证。电路使用到了74LS00集成逻辑门，注意芯片的引脚的连接方法：

14接VCC，7接GND。1 2 3，4 5 6，13 12 11，10 9 8分别是四组与非门。

实际连接图如下：

注意：

构成非门的高电平，在实验箱中体现为一个一直为高的逻辑输入。所有集成块的GND都要连接到电源的GND上

(2)设计一个一位全加器

用异或门(74LS86)和与非门(74LS00)实现全加功能。A、B为加数，C为低位来的进位，S为和的输出，Co为向高位的进位。按照二进位码的顺序变化作为输入。(S只能使用与非门和异或门的其中一个的组合，Co则使用另外一个门的组合)

真值表：

和上一个不同，全加器是三个输入，两个输出，逻辑函数式：(Co的逻辑函数式由卡诺图得到)

卡诺图：

根据函数逻辑函数式，画出电路图并进行实物连接：

(3)用双4选1数据选择器74LS153及必要的门电路设计一位全加器。写出真值表，画出设计逻辑图，并经实验验证

双4选1数据选择器，就是在一块集成芯片上有两个4选1数据选择器，管脚图如下：

A1,A0为选择输入，用来确定输出Y。两格选择器共用一个。

ST1，ST2用来选通输入，算是使能端。

D0~D3是数据输入量。

(3)实验内容，是通过数据选择器74LS153来实现(2)实验中的内容。就是使数据选择器的逻辑函数式

Y=A1'A0'D0+A1'A0D1+A1A0'D2+A1A0D3

Y1，Y2分别满足S和Co，如下图实现：

之后在试验箱中，D0~D3直接连接对应到的C和C'，总之输入量还是A，B，C三个量，输入也还是Y1，Y2两个量。对比两个的真值表就能发现，当A,B分别输入某值的时候，选择器1输出C或C'，其逻辑与S相同，而选择器2的输出逻辑与Co对应。

此效果与(2)实验中的一致，达到了使用数据选择器设计一个一位全加器的目的。

本实验难点主要在于对组合逻辑电路设计每一步骤的掌握：逻辑抽象真值表，逻辑函数式的化简与运算，逻辑门的组合构建，以及通过卡诺图化简逻辑函数式。

实验结束后完成实验报告。