3片74LS148有24个输入端，可以构成24-5线优先编码器，在构成24-5线优先编码器时，最低位片74LS148（1）的I′0-I′7作为24-5线优先编码器码器的最低8位输入端A′0－A′7，次低位片74LS148（2）的I′0-I′7作为24-5线优先编码器码器的次低8位输入端A′8－A′15，高位片74LS148（3）的I′0-I′7作为24-5线优先编码器码器的高8位输入端A′16－A′23，24-5线优先编码器应该有5个输出端，可将74LS148（3）的Y′EX端通过与非门连接，非门的输出端作为24-5线优先编码器的Z4输出端，74LS148（2）的Y′EX和74LS148（3）的Y′EX接与非门的输入端，与非门的输出端作为24-5线优先编码器的Z3输出端，3片的Y′2端接与非门的输入端，与非门的输出端作为24-5线优先编码器的Z2输出端，3片的Y′1端接与非门的输入端，与非门的输出端作为24-5线优先编码器的Z1输出端，3片的Y′0端接与非门的输入端，与非门的输出端作为24-5线优先编码器的Z0输出端，并把高位片74LS148（3）的S′接低电平，这样可构成24-5线优先编码器，图3为3片74LS148构成的24-5线优先编码器。

图3  3片74LS148构成的24-5线编码器

根据以上分析，该逻辑电路将输入的低电平信号A′0－A′23编成00000-10111，其中A′0逻辑的优先级别最低，A′23的优先级别最高，所以该电路能实现24-5线优先编码器的逻辑功能，由于5个输出端，可以用5位二进制代码来表示，5位二进制代码有32种取值组合，我们可以选择32种中的任意24种来对A′0－A′23进行编码，根据选择的不同，可以形成不同的编码方式，这样可以得到不同的实现24线-5线优先编码器的逻辑功能的逻辑电路，另外，也可以用3片74LS148构成23-5线、22-5线、21-5线、20-5线码器，在构成23-5线优先编码器时，把图3中的A′23接高电平即可，在构成21-5线优先编码器时，把图3中的A′23、A′22接高电平，其它依次类推。

4片74LS148有32个输入端，可以构成32-5线优先编码器，在构成32-5线优先编码器时，74LS148（1）的I′0-I′7作为32-5线优先编码器码器的A′0－A′7输入端，74LS148（2）的I′0-I′7作为32-5线优先编码器码器的A′8－A′15输入端，74LS148（3）的I′0-I′7作为32-5线优先编码器码器的A′16－A′23输入端，74LS148（4）的I′0-I′7作为32-5线优先编码器码器的A′24－A′31输入端，32-5线优先编码器应该有5个输出端，可将74LS148（3）和74LS148（4）的Y′EX端接与非门的输入端，与非门的输出端作为32-5线优先编码器的Z4输出端，74LS148（2）的Y′EX和74LS148（4）的Y′EX接与非门的输入端，与非门的输出端作为32-5线优先编码器的Z3输出端，4片的Y′2端接与非门的输入端，与非门的输出端作为32-5线优先编码器的Z2输出端，3片的Y′1端接与非门的输入端，与非门的输出端作为32-5线优先编码器的Z1输出端，3片的Y′0端接与非门的输入端，与非门的输出端作为32-5线优先编码器的Z0输出端，并把高位片74LS148（3）的S′接低电平，这样可构成32-5线优先编码器，图4为4片74LS148构成的32-5线优先编码器。

图4  用4片74LS148构成32线-5线优先编码器

在图4的逻辑电路中，该电路将输入的低电平信号A′0－A′31编成00000-11111，其中A′0逻辑的优先级别最低，A′31的优先级别最高，所以该电路能实现32-5线优先编码器的逻辑功能，其工作原理分析与24-5线译码器工作原理分析类似。

以上对4片及其以下74LS148级联作了介绍和分析，对于其他更多片74LS148的级联可依次类推进行设计和分析，可以看出，不同的74LS148进行级联时，可以有多个输入信号请求编码，但编码器只对优先级别最高的进行编码，只有优先级别高的输入端为无效信号时，才对优先级别低的信号进行编码。