CPU工作过程是通过内部很多开关（FET管）在不停开关开关切换来实现逻辑运算和存储，这个实际上是要对内部的电容（FET管的寄生电容）充电放电来实现。

电源只是表示最大能提供的能力，负载才决定用了多少。

计算机芯片大多都是大规模数字集成电路，其供电设计主要考虑以下几个因素：

因此，一般来说，对于大规模数字电路，供电电压最好是工作电压的1.7~2倍，性能与功耗及造价能够达到最佳平衡点。这个电压值根据不同的半导体材料（决定工作电压），大约是2.5-5V之间。

至于“大电流”，因为管子数量多，动辄集成上千万颗晶体管数量累加所致，并非是有意这样设计，在保证正常工作的前提下，当然是电流越小越好，功耗就越低嘛。即便提高电压，也是需要通过降压电阻来维持晶体管的工作电压，电流还是需要那么多。降低电流只能通过改进集成电路的制程工艺，提高材料纯度，改进材料特性等等来得到。大电流有一个特点，就是，对于电源引脚的增加，同时对于电容的需求增加，频繁的跳转，电源芯片供电波动太大，所以只能是电源模块给储能电容供电，储能电容给芯片电源引脚电容供电，芯片电容再给芯片供电。

首先，半导体特征尺寸，越来越小，目的有两个，同一个die芯片（芯片的核心部分，比看到的芯片小很多，芯片为了走线方便，做了很多引脚引线），上面可以有更多逻辑单元。这是主要目的，因为晶圆（wafer）的成本是固定的。那么，die越小，单个芯片成本越低。

所以，半导体工艺最近四十年的方向，都是将特征尺寸做小，目的是，降低成本。特征尺寸做小以后，还有一个附加效应，就是跨域pn节沟道，所需要能量就不需要那么大了。从这个角度看芯片的core电压，就是越来越低，1.8V/1.2V/1V/0.8V，以前用POLA架构电源，就可以提供低电压大电流。特征尺寸小了以后，还有两个效应，一个是热效应的减少，芯片散热被优化。对于layout，更容易一点点。

除了功耗与供电电压成正比要求降低功耗外，还有一个原因是芯片对速度的要求，越高的速度对应的晶体管氧化层厚度会很小，这个决定了晶体管承受电压的能力.因此应对高频应用cpu中的晶体管的耐压也就1.几V。换个高压不说不说芯片热死了，而是击穿了。

降低器件的电压等级，是有效减低绝缘应力的办法。

功耗分析：总功率可以分为三个部分：dynamic, static, short circuit.

如图，short circuit power 来自于在输入信号的上升/下降时间不是0，所以不能简单看成0和Vdd，会在变换的过程中有介于0-Vdd的值，在这个时候nMOS和pMOS会同时导通导致短路电流。在正常情况下short circuit power一般会比dynamic power少一个数量级，因此可以先忽略。

Dynamic 来自于：输入信号从1-0，从电源看，消耗的能量是

其中一半会被PMOS消耗，一半会存在输出的电容中，因此实际消耗的能量只有一半。

输入信号从0-1，存在电容中的能量被NMOS消耗。

那么信号从1-0-1这一个循环中，消耗的能量是。

当系统的频率是f，每个周期有a的可能性输入信号会变化（1-0-1）那么功率为：

由此可见想要降低功耗有4个方法，降低a（例如对bus信号做特殊的编码），降低C（少见），降低Vdd（本题的答案），降低频率（比如笔记本电脑平时会处在低功耗模式，玩游戏把频率升起来，反应是风扇开始噪音）。

static来源于：

1.pn结可以看成一个二极管，二极管反向会有导电电流，例如inverter中输入信号是0，NMOS的d是vdd，那么n 会和p substrate 有反向电流：

2. 在Vgs小于Vth的时候，会有泄露电流（这在现代工艺中占有主导地位）

可以看出更小的vds会减少static电流。也就是说，降低vdd可以同时减少dynamic和static的功耗（short curcuit忽略），从而降低总功耗，减少发热和电量损失。

受到摆率的限制，为了提高运行速度，必须要降低电压。开关元件的功耗主要发生在切换过程中，完全断开和完全导通的时候功耗很小。为了降低功耗，必须减小开关时间占比，也必须降低电压。 8MHz左右的处理器，一般电压5V。72MHz左右的处理器，一般3.3V。150MHz频率附近的低端处理器，如DSP，内核的电压大约是1.8V或1.9V。1GHz的元件内核电压大约是1.1V或1.2V，甚至有极端的0.9V。 有时候，内核电压和IO电压不等。内核电压低而速度快，IO电压高而速度慢。有的电路或者芯片自带变压模块。不能用供电电压猜测工作电压。