要求：设计一简易的计时装置。能显示“小时”（0~23 时）、分（0~59 分）和秒（0~59 秒）。小时、分、 秒的十位的零均不予以现实。

51hei.gif (55.7 KB, 下载次数: 173)

下载附件

2023-5-21 17:53 上传

“时、分、秒”计时器采用 CD4518 分别构成二十四进制（”时”计时器）和六十进制（“分、秒” 计时器）计数器，一个 4518 芯片里有 2 个十进制计数器，采用异步计数，反馈置零的方法即可达到 60 进 制的计数器。

在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。置开关在手动位置，分别对“时、 分”单独计数，计数脉冲由单次脉冲或连续脉冲输入。校时电路由与非门和两个开关组成，实现“时、分” 的校准。

2KHz 的脉冲，然后用 CD4518 进行分频，在分频电路中先进行三次 10 分频，CD4518 使用 EN 使能端进行分 频，然后进行 2 分频，用 CP 脉冲端，使频率分到1Hz。

计数原理：时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器 电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为 60 进制计数器，而根据设计要求，时个位和时十位计数器为 24 进制计数器。

51hei.png (19.82 KB, 下载次数: 170)

下载附件

2023-5-21 17:48 上传

CD4518 是二、十进制（8421 编码）同步加计数器，内含两个单元的加计数器。每单个单元有两个时 钟输入端 CLK 和 EN，可用时钟脉冲的上升沿或下降沿触发。可知，若用 ENABLE 信号下降沿触发，触发信 号由 EN 端输入，CLK 端置“0”；若用 CL℃K 信号上升沿触发，触发信号由 CL℃K 端输入，ENABLE 端置“1”。 RESET 端是清零端，RESET 端置“1”时，计数器各端输出端 Q1～Q4 均为“0”，只有 RESET 端置“0”时， CD4518 才开始计数。CD4518 是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功 能引脚分别为 1～7 和 9～{15}。该 CD4518 计数器是单路系列脉冲输入（1 脚或 2 脚；9 脚或10 脚），4

CD4518 采用并行进位方式，只要输入一个时钟脉冲，计数单元 Q1 翻转一次；当 Q1 为 1，Q4 为 0 时， 每输入一个时钟脉冲，计数单元 Q2 翻转一次；当Q1=Q2=1 时，每输入一个时钟脉冲 Q3 翻转一次；当 Q1=Q2=Q3=1 或 Q1=Q4=1 时，每输入一个时钟脉冲 Q4 翻转一次。这样从初始状态（“0”态）开始计数，每 输入 10 个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端 Q4A 作为第二个加计 数器的输入端 ENB 的时钟脉冲信号，便可组成两位8421 编码计数器，依次下去可以进行多位串行计数。

若用时钟下降沿触发，信号由 EN 输入，此时 CP 端为低电平（0），同时复位端 Cr 也保持低电平（0）， 只有满足了这些条件时，电路才会处于计数状态，否则没办法工作。

示)，也称 4―7 译码器。若用它驱动共阴 LED 数码管，则输出应为高有效，即输出为高(1)时，相应显示 段发光。例如，当输入 8421 码 DCBA=O100 时，应显示，即要求同时点亮 b、c、f、g 段，熄灭 a、d、e 段， 故译码器的输出应 Fa~Fg=0110011，这也是一组代码，常称为段码。同理，根据组成 0~9 这 10 个字形的要 求可以列出 8421BCD 七段译码器的真值表。

在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC/3，C2 的反 相输入端的电压为 VCC/3。若触发输入端 TR 的电压小于 VCC/3，则比较器 C2 的输出为 0，可使 RS 触发器 置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于 VCC/3，则 C1 的输 出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为低电平。

端，只需分别连到 BCD-SEG 的四边即可；7 是置位端，连到地线或者悬挂，因为秒的个位是十进制,不需要 使用置位；4518 输出端的最后一个（也就是每片计数器的 Q3 端）可以用作级联，用来给下一芯片使能， 所以将 6 连到 10，此时十位计数器是依据个位计数器是否进位来判断是否计时，所以十位的时钟输入不需 要。要达到 60 进制，则十位就是 6 进制，只需要把十进制的”6”这个输出结果引出即可，8421 编码可知

0110 为 6，所以只需要把十位的 Q2 和 Q1 引出即可，将这两个引出端连接到一个与门再反馈到十位的置位 端 MR 即可。

“分”计数器与“秒”的相同，但要注意“秒”和“分”之间的联接，当“秒”记满 60 过后，“秒” 的十位产生进位信号，只需把这个进位信号引入到“分”计数器的个位的 CLK 端即可。

“时”计数器在实现上和前两个计数器无非大同小异，只是需要把进制设计为 24，把十位的“2”和 个位的“4”形成与门送入各位和十位的重置端 MR即可。

在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。置开关在手动位置，分别对“时、 分”单独计数，计数脉冲由单次脉冲或连续脉冲输入。有与非门和两个开关组成，实现“时、分”的校准。 当校时开关扳倒右端时，前一个的计时器进位信号送到“分”或“时”计数器的个位 CP 端，进行“时” 计数器和“分”计数器的正常计时。

安装过程初始阶段，秒的个位及十位在调试过程中出现了数字显示不全的现象。在连接六进制的过程 中，发现电路只能 4、5 的跳动，后经发现是由于接到与非门的引脚接错一根所至，经纠正后能正常显示。 在连接六进制、十进制、六十进制的进位及十二进制的接法中，要熟悉逻辑电路及其芯片各引脚的功能， 那么在电路出错时便能准确地找出错误所在并及时纠正了。通过安装以及调试过程，最后连接出了可正常 显示“秒"、“分"、“时”的电子钟。

“秒”计数器设计时，要注意 Q0-Q3 和 BCD-SEG 的连接引脚，容易颠倒连线导致显数不正确。同时注 意要将十位的 CLK 接地，不能悬挂。