FPGA中八位数码管驱动的设计和验证 |
您所在的位置:网站首页 › 4位数码管原理是什么意思 › FPGA中八位数码管驱动的设计和验证 |
1.驱动原理 其中8段数码管的动态显示驱动如图1所示,动态显示的特点是将所有位数码管的段选线 并联在一起,由位选线控制是哪一位数码管有效。选亮数码管采用动态扫描显示。所谓动态扫描显示即轮流向各位数码管送出字形码和相应的位选,利用发光管的余辉和人眼视觉暂留作用,使人的感觉好像各位数码管同时都在显示。 而在实际的使用中,由于FPGA出来的引脚资源宝贵,因此在FPGA外部用了两个74HC595的芯片进行控制。其主要的作用就是将FPGA输出的串行信号转化为数码管需要的sel信号以及段信号(seg)。74HC595的芯片示意图如下。 可以看出该芯片需要3个信号,分别为DIO(串行数据),RCLK(移位寄存时钟),SCLK(存储时钟),以下分别称为DS,SH_CP,ST_CP。 数码管的驱动如下所示。即,在FPGA内部产生动态的扫描seg和sel。其中的En没有在设计中使用,所以在代码中去掉。 然后将产生的sel和seg如何送入到74HC595芯片?通过设计出其需要的端口及串行信号以及另外的两个时钟信号即可。模块原理图如下。 |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |