cd4094引脚图及逻辑功能

您所在的位置:网站首页 4553芯片引脚图 cd4094引脚图及逻辑功能

cd4094引脚图及逻辑功能

2023-10-15 16:42| 来源: 网络整理| 查看: 265

  CD4094位移位存储总线寄存器: CD4094是带输出锁存和三态控制的串入/并出高速转换器,具有使用简单、功耗低、驱动能力强和控制灵活等优点。

  CD4094的引脚图

  1。其中(1)脚为锁存端,

  (2)脚为串行数据输入端,

  (3)脚为串行时钟端。

  (1)脚为高电平时,8位并行输出口Q1~Q8在时钟的上升沿随串行输入而变化;

  (1)脚为低电平时,输出锁定。利用锁存端可方便地进行片选和级联输出控制。

  (15)脚为并行输出状态控制端,

  (15)脚为低电平时,并行输出端处在高阻状态,在用CD4094作显示输出时,可使显示数码闪烁。

  (9)脚QS、

  (10)脚Q′S是串行数据输出端,用于级联。QS端在第9个串行时钟的上升沿开始输出,Q′S端在第9个串行时钟的下降沿开始输出。

  当CD4094电源为5V时,输出电流大于3.2MA,灌电流为1 MA。串行时钟频率可达2.5MHZ。

  CD4094真值表

  内部逻辑图

  其中控制管脚有3个:STROBE-DATA-CLOCK,Output Enable一般直接硬件接VDD。

  原理如下:STROBE高电平期间,每8个CLK上升沿,bit分别从Q1移至Q8,所以给定一个字节,左移后送入至Data,这样Bit7经过8个上升沿后就输出至了Q8。移完一个字节拉低STROBE锁存注Q1-Q8.

  实例代码

  ;--------------------------------------------------------------------------------------------------

  ;******************************************************************************

  ;CD4094输出控制;CD4094移位输出(数据在TMP0_LSB)

  SHIFT_4094

  MOVFF HCF4094BYTE,WREG

  CPFSEQ PREHCF4094BYTE

  BRA $ + 4

  RETURN

  MOVFF HCF4094BYTE,PREHCF4094BYTE

  ;

  BSF P_4094ST

  ;

  MOVLW D‘8’

  MOVWF TMP0_MSB

  ;----------------------------------------------------------

  LOOP_CD4094

  BCF P_4094SCL

  ;

  RLCF TMP0_LSB

  ;

  BC SET_4094SDA

  ;----------------------------------

  BCF P_4094SDA

  BRA CD4094_WAIT

  ;----------------------------------

  SET_4094SDA

  BSF P_4094SDA

  ;==================================

  CD4094_WAIT

  CALL TNUS_DELAY

  ;

  BSF P_4094SCL

  ;

  CALL TNUS_DELAY

  ;

  DECFSZ TMP0_MSB

  BRA LOOP_CD4094

  ;==========================================================

  BCF P_4094ST

  ;

  NOP

  RETURN



【本文地址】


今日新闻


推荐新闻


CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3