从底层结构开始学习FPGA（8） |
您所在的位置：网站首页 › 36k是多大 › 从底层结构开始学习FPGA（8） |
从底层结构开始学习FPGA（8）
|
相信我，SDRAM真的不难（九）----基于SDRAM缓存的串口传图综合实战（UART + SDRAM + VGA）
邓 ICer: 大佬，求一份工程文件，万分感谢 [email protected] FPGA实现的线性反馈移位寄存器LFSR
左翼扬动:
大佬，那个1.2举例里抽头为什么是3,2呀，从hdlbits例题来的，例题里的5位LFSR抽头是5,3。抽头位置我理解的是要从右往左1、2、3来排序的，，那这里的抽头不应该是1、3吗？为什么是2、3呢？ Fighting_XH: 是不是这样的呀？当定义ip里面的数据位宽为8时，读写的数据位宽却是64bit。原因就是因为BL=8，所以一次读写就是8*8=64bit 快速上手Xilinx DDR3 IP核----汇总篇（MIG）Fighting_XH: AXI4接口什么时候出呀 FPGA极易入门教程----数码管篇（1）静态显示
Tomorrow459:
求作者发工程 [email protected] |
【本文地址】