提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

原文链接：https://blog.csdn.net/weixin_42545050/article/details/122937887

首先，设置好自己习惯的color，design，parameter和artwork等选项卡，然后点击 File --> Export --> Parameters 将所有设置导出，保存为 .prm 文件。

之后在下一次设计时便可以使用 File --> Import --> Parameters 的操作将保存的 .prm 文件导入，将参数设置为自定义的。

首先完成一组需要布局的元件的布局设计 选择 Placement edit ，选中布局好的一组元件，点击 place replicate create， 右键 done , 再选择原点 （pick origin , 一般左键点击空白处即可），便可生成 .mdd 文件保存。

选择需要进行重复布局的未布局元件，点击 place replicate apply ， 便可以看到已保存的布局设置，直接应用即可快速布局。

https://blog.csdn.net/weixin_39600837/article/details/111813024?spm=1001.2101.3001.6650.8&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-8.pc_relevant_paycolumn_v3&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-8.pc_relevant_paycolumn_v3&utm_relevant_index=17

在Allegro17.2的版本里面有个AllegroProductivity Toolbox可选高级组件，勾选该复选框可以使能高级组件所带来的众多高级命令。

AllegroProductivity Toolbox组件所带来了很多高级命令，今天我们一起学的Label Tune就是其中一个。Label Tune是用来做批量的元件字符对齐操作的命令，可以支持对丝印、显示、装配层的字符对齐操作。我们知道PCB设计里面，丝印可以给贴片和识图的工程师提供一个位置参考，可以让工程师能够快速的找到元件在PCB上的位置。如下图所示，这样整齐的丝印排列可以让工程师快速定位元件位置。

Label Tune 元件字符对齐功能可以自动调整对齐丝印，装配，显示层对象，可以自动将层对象调整按照既定的方向，位置来批量对齐，这样可以大大的提高工作效率。执行选择Manufacture–Label Tune菜单即可进入该命令状态，如下图所示。

在弹出的Label Tune窗口中，就是这个命令执行操作的全部参数信息。现在就对这个参数的信息进行详细的介绍。在Main选项卡里面，Objects里显示是命令操作的对象，Label name是执行命令对象名称，有Refdes参考标号，Value元件的数值，Part Number元件编号，Device Type元件的类型，Tolerance允许公差范围，可以在这里选择执行的命令对象，常用的选择是Refdes参考标号也就是元件位号对齐的操作。

Label name是执行命令对象所在的层，其中有是三个可以选择，Assembly装配层，Display显示层，SilkScreen丝印层。若需要调整的是丝印层，需要选择成SilkScreen丝印层。

Outline data是执行命令的参考层(以那个层做参考标准来执行批量对齐操作)，Assembly装配层，DFA_Bound元件轮廓外型层，Dfa_bound_ud三维元件外框Top层，Display显示层，Place_Bound摆放轮廓外型层， SilkScreen丝印层。

Visibility Control是可视化的显示控制窗口，Limit Layers是选择操作对象过滤后的显示效果，如下图所示，执行后将显示出需要操作的层对象显示。Top On/Off用来打开和关闭TOP层对象显示，Bottom On/Off用来打开和关闭Bottom层对象显示，这两个按钮相当于基于过滤器中的子类过滤器。

Components on Bottom side 用来设置元件标签在Bottom底层的处理，Label Mirrored勾选后，将在命令执行的时候，对Bottom层对象标签字符镜像操作。Mode Rotate text勾选后，将在命令执行的时候，对象标签字符执行旋转操作。Center Text 勾选后，表示操作的对象字符标签的参考原点位置放在元件的中心，也允许通过Dx，Dy的命令产生相对的偏移，但是一般这里都是默认设置成0，0。勾选Fit Text复选框之后，命令将自动适应标签字符大小。

Advanced 选项卡是执行命令的高级控制选项。Text Rotation 用来控制字符文字旋转的位置和方向，选择Longest Side命令后能是适应最长边的位置状态，可以适应Top和Bottom层两个面的水平和垂直位置。Fixed angle用来固定旋转元件的角度。Relative angle form symbol definition 用来控制相对元件原点坐标的旋转方式。Text Center Offset Correction用来控制字符中心坐标的修正数据，这个数据设置的范围是正负0.5内，意思就是说，允许中心修改的范围只能在正负0.5内。Text Fit 控制字符适应参数设置，Specify by height 用来设置自适应字符的高度在某个范围内，比如19.69到196.85。Specify by Block 用来设置自适应字符的Block字符编号范围。Clearance to boundary用来设置操作字符与元件边界的距离，默认是7.874mil，一般可以修改到5mil以上。

Label Tune参数设置完成以后，用鼠标框选需要进行调整的PCB区域元件或者整个PCB元件都框选，然后可以看到如下的执行效果。

Label Tune功能可以将原本杂乱无章的位号调整至器件中心，根据器件方向，调整后会水平和垂直放置，文字方向自动调整为从左往右、从下往上。选择Specify by Block 用来设置自适应字符的Block字符编号范围，就可以按照元件大小，自动适应字符的大小，完成的效果如下图所示。

也可以利用这个功能来输出Assembly装配层文件，自动调整Assembly装配层到元件的中心。完成效果如下所示。

另外这个命令也支持对Display显示层操作，可以选择用FA_Bound元件轮廓外型层，Dfa_bound_ud三维元件外框TOP层，Display显示层，Place_Bound摆放轮廓外型层作为操作参考。如下所示，执行完成的效果如下所示，将丝印以Place_Bound为参考对齐，自动摆放到元件的中心位置。

也支持对Value元件的数值，Part Number元件编号，Device Type元件的类型，Tolerance允许公差范围的显示字符批量操作，如下图所示。

通过上面的学习让我们看到了Cadence Allegro17.2 Label Tune 批量字符对齐功能的使用方法，我们利用这个命令可以对PCB中元件位号，元件的数值，元件编号，元件的类型，公差字符位置，以元件为中心的字符移动对齐批量操作。利用这个功能从而大大的减少了工程师重复手动操作的次数和难度。该方法相对于其他方法来说，操作简单，功能强大，对于提升设计效率以及设计的准确性都有很大的帮助，阅读完这篇文章的小伙伴可以自己去试一试这个新功能，为己所用提高工作效率。

https://blog.csdn.net/weixin_42913640/article/details/89839253?spm=1001.2101.3001.6650.11&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7ECTRLIST%7ERate-11.pc_relevant_paycolumn_v3&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7ECTRLIST%7ERate-11.pc_relevant_paycolumn_v3&utm_relevant_index=21

做一个原件封装的时候有两个方形的钻孔。选了通孔，各种类型的pad 都选了 就是没有方的钻孔也没有椭圆的。

沉思 16.6 都有椭圆形的钻孔17.2 也不会退步啊!!! 无知的我开始百度。 无果 无知的我以为软件bug。 限于时间压力， 只能自己做了两个方形的cutout 解决燃眉之急。 分界线 问题解决：

回家安装补丁 重装软件还是无果 一定是软件废操作的问题了。 冷静查看 pad editor 界面发现了闪光的slot 这不就是我要的 激动的点进去 出现让我兴奋的画面

https://blog.csdn.net/weixin_30408739/article/details/96729406?spm=1001.2101.3001.6650.15&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7EOPENSEARCH%7ERate-15.pc_relevant_default&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7EOPENSEARCH%7ERate-15.pc_relevant_default&utm_relevant_index=23

1、打开PCB文件，进入 Setup–User Preferences–Display–Shape_fill，设置 no_etch_shape_display或no_shape_fill，勾选就是不显示覆铜，如下图： 这是勾选 no_etch_shape_display或no_shape_fill 后：

17.2中使用designe outline 代替outline，放置电路板外观，及Design Outline，这个和17.2之前的版本不一样，不能使用画线的方式添加Designe Outline，因为画线时在Board Geometry类中并未能找到Design Outline或Cutout子类。只能通过添加shape的方式添加。当使用outline时，会提示你推荐优先使用designe outline 与cut out。所以，outline可能只是为了兼容而存在，随着版本的提高可能会去掉也说不定。

以下内容为转载：

版权声明：本文为CSDN博主「黄大刀」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/shjhuang/article/details/72852702

在cadence allegro 17.2 之前，电路板的外观、内部开窗、开孔等均可以通过Board Outline层定义得到。但是到了17.2之后，在输出Artwork的时候，会提示错误对话框，如下： 提示使用DESIGNED_OUTLINE和CUTOUT层来定义你的电路板外观。

当然，你不理会它这个提示，照样使用Board Outlinel来定义电路板外观也是可以的，毕竟输出Gerber文件后，电路板厂家才不管你的软件是怎么定义的呢。

但是你要面临两个问题（我目前发现的）。

每次输出Gerber文件都会跳出上述对话框，很烦人。

输出3D图形的时候，看不到电路板哦。

解决的办法就是老老实实使用Designe Outline层定义电路板尺寸、内部开窗等。如何使用？

以上，就是使用Design Outline和Cutout定义电路板外观的操作方式。

最后你需要去掉刚才收到的那个烦人的对话框，做法就是：打开Artwork Control Form将每层的BOARD GEMOETRY/OUTLINE去掉，替换成DESIGN OUTLINE和CUTOUT即可。